在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2431|回复: 3

[求助] fpga 计数问题求助

[复制链接]
发表于 2012-9-21 09:49:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位大神,我用fpga对一个脉冲信号进行计数,被测信号频率低的时候是准确的,当频率高的时候就会多计数,10KHz以下准确,100KHz多了10个,1MHz多了98个,请问是怎么回事,怎么解决?
发表于 2012-9-21 10:16:39 | 显示全部楼层
有以下几个疑问:
1、被测的脉冲信号和你FPGA的计数时钟是同源的吗?
2、你怎么知道计数多了?

建议从以下几个方面来定位
1、如果被测脉冲信号和你FPGA时钟不同步,先同步化后再进行计数
2、看看FPGA PLL的locked信号是否失锁
3、用示波器看看被测脉冲的真实长度
4、看看给FPGA提供时钟的晶振的稳定度
 楼主| 发表于 2012-9-21 13:53:22 | 显示全部楼层
发表于 2012-9-21 23:01:06 | 显示全部楼层
同步问题很重要!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 13:02 , Processed in 0.017450 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表