在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3123|回复: 4

[讨论] FPGA

[复制链接]
发表于 2012-9-22 15:49:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
有没有人用spartan3e做DDR控制器的呢 大家讨论讨论,相同的程序下载到virtex2上就对着,下载到sprtan3e里怎么就不对呢 求高人指点
发表于 2012-9-22 16:37:12 | 显示全部楼层
你用的里面的IP core吗?
如果用core 不同的芯片里面core不一样!

如果没有用core检查一下管脚分配;
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-9-24 10:48:08 | 显示全部楼层
回复 2# Gary.wang


    只有时钟模块用到IPcore了,在spartan3e出现的错误是如果在0,1,2,3,4,5,6,7地址写入数据6,7,8,9,a,b,c,d,读出的数据是d,6,7,8,9,a,b,c,这是什么原因呢
回复 支持 反对

使用道具 举报

发表于 2012-9-24 16:43:36 | 显示全部楼层
要重新生成IPcore
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-9-24 17:40:46 | 显示全部楼层
回复 4# wwhao213


    重新生成spartan3e的DCM后 还是出现同样错误
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 05:56 , Processed in 0.014723 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表