在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4995|回复: 0

[求助] 新手提问:modelsim-altera的问题

[复制链接]
发表于 2012-9-24 14:21:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
testbench仿真时,为何在modelsim altera的库work显示“unavailable”?

Transcript中显示如下

# ** Error: (vish-19) Failed to access library './rtl_work' at "./rtl_work".
# No such file or directory. (errno = ENOENT)
# vsim -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L maxii_ver -L rtl_work -L work -voptargs=\"+acc\" -t 1ps verilog_ex3_vlg_tst
# ** Error: (vsim-19) Failed to access library './rtl_work' at "./rtl_work".
# No such file or directory. (errno = ENOENT)
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./verilog_ex3_run_msim_rtl_verilog.do PAUSED at line 12

rtl-work unavailable

rtl-work unavailable

程序没有问题,此前仿真都是正常的,今天突然就出错了,重装了QuartusII和modelsim-altera还是这样,请高手帮忙解答,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:34 , Processed in 0.019211 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表