FPGA 布线错误

xilinx_zhao

布线失败，ERROR:pack:2162 - The I/O component DDR_DM[2] has an I/O standard value SSTL15
   that can not be applied to an IOBUF symbol. Please correct the IOSTANDARD
   property value or the symbol it is applied to.我在ucf 文件里面定义了 NET "DDR_DM*" IOSTANDARD=SSTL15;
请问这是怎么个情况？多谢指点

eaglelsb

一，DDR的PIN管脚支持这种电平不？我见过1.8V，2.5V的，没见过这种的。
二，这个电平与该BANK的参考电平一致否，最好都设成一致的。