设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 有关三分频电路
123
返回列表 发新帖
楼主: faguhy

[讨论] 有关三分频电路

[复制链接]
文辺
发表于 2012-9-23 22:55:05 | 显示全部楼层
我是学VHDL的，看不懂这个呀！
回复 支持 反对

举报

SKILLER
发表于 2012-9-24 10:28:09 | 显示全部楼层
你这个其实就已经采用了双边沿采样，posedge clk_in 和negedge clk_in，就算能够综合，门级电路也是一样的复杂
另外，是不提倡你这种电平采样的写法的！
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 13:41 , Processed in 0.013448 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表