EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

12 3 4 5 6 7 8 9 10 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

隐藏置顶帖贺“华大九天PyAether专区”开版一周年！10000信元+手机U盘等海量丰厚好礼大派送 ...2 3 4 5 6..19	论坛管理员-1 2025-9-21	18515633	chainwell 2025-10-6 16:58
隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..242	jackzhang 2024-11-29	241495979	loral02 昨天 22:52
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..20	jackzhang 2025-7-8	19536907	kao22 昨天 10:52
隐藏置顶帖【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐	创芯讲堂运营 2025-9-19	02380	创芯讲堂运营 6 天前
隐藏置顶帖请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了 ...2 3	jackzhang 2013-11-29	2738829	Ecooq 2025-9-26 17:21
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5254837	lani09 2025-8-20 16:26
版块主题
[资料] ARM NPU IP ethos U55 technical reference manual - [售价 5 信元资产] New	otkill 昨天 22:43	086	otkill 昨天 22:43
[原创] ip交流 ...2 3 4 5 6..31	Beninggg 2023-8-7	30424295	Beninggg 昨天 22:06
[资料] Hardware Architectures for DNN/CNN ...2 3	windrain4 2020-8-16	257776	holliwood 昨天 20:31
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2617000	communicator 昨天 15:30
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2025-8-20	61640	tfpwl_lj 昨天 15:27
[讨论] always if为啥可以这么写？ New	PYGH 昨天 14:35	1108	yorkt 昨天 15:27
[资料] DDR5 specification 中文翻译 ...2	xf2016 2025-3-14	152424	Gerome 昨天 15:27
[求助] 数字IC引脚不足如何访问FPGA片上DDR - [悬赏 50 信元资产] New	zfls 3 天前	0274	zfls 3 天前
[求助] 数字IC设计中的MOS管 New	Darnew 3 天前	1299	hzhou 3 天前
[求助] 研一刚开学请问自学FPGA是否可行？ ...2	少年飞剑客 2025-9-20	10660	jswtyc 3 天前
[原创] NVMe高速传输之摆脱XDMA设计25：UVM验证平台 New	xianuser 4 天前	0276	xianuser 4 天前
[求助] VCS支持类似iverilog -E的功能吗？ New	snq31418 4 天前	0240	snq31418 4 天前
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9957921	zhangshiwei 5 天前
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	888238267	dennisi123 6 天前
[求助] VESA-DSC/Synopsys IP/DWC-DSC - [悬赏 50 信元资产]	xu_tingtxpy 2022-6-23	12460	FQBQ 6 天前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..8	杰克 2021-7-10	7162625	1326870639 6 天前
[资料] 分享一些jesd204b和PCIe的资料 ...2	yif1878 2023-12-7	173315	云实验室 6 天前
[讨论] 这种写法能综合吗？？ New	scutlee 7 天前	3392	pbsoft 6 天前
[求助] verdi Syntax error at localparam	wshwolfking 2025-9-26	2259	wshwolfking 6 天前
[求助] spyglass跑cdc时报sdc约束的错误	小小情绪 2025-9-26	3242	小小情绪 6 天前
[求助] vivado缺少芯片怎么办？ ...2	吴宝发-安大 2025-4-7	111647	李远哲 7 天前
关于pipeline的简单介绍 ...2 3	zhoujj 2003-9-29	2415311	夏尔 7 天前
[讨论] SOC芯片的模块上电顺序是？？ New	scutlee 7 天前	0244	scutlee 7 天前
[讨论] 芯片的中断到底分哪几种类型啊？？？ New	scutlee 7 天前	0214	scutlee 7 天前
[讨论] DFI的数据位宽和颗粒的数据位宽 New	scutlee 7 天前	0185	scutlee 7 天前
[求助] 跨时钟域同步，若两级寄存器之间的时序为刚好满足的状态，那么是不是就不能起到降低亚稳态的功能了？ ...2	KwonJunHyun 2025-9-10	14809	simplezt 7 天前
[讨论] Verilog入门书籍推荐	user0418 2024-12-7	61200	friendwifi 7 天前
[求助] spyglass ResetFlop-ML规则问题 - [悬赏 50 信元资产] New	mrlong 7 天前	0382	mrlong 7 天前
[求助] spyglass ResetFlop-ML规则问题	mrlong 2025-7-2	1406	mrlong 7 天前
[求助] spyglass lint检查报错：关于三态门使能信号控制 ...2 3	Patrick0809 2024-9-24	224817	秋水有恒 7 天前
[资料] mindshare modern dram	3024342338 2025-8-1	3495	man蝶瘦瘦 7 天前
[讨论] DDR port arbiter New	scutlee 7 天前	0161	scutlee 7 天前
[讨论] 如果DDR有多个AXIport，该怎么仲裁	scutlee 2025-9-28	2213	scutlee 7 天前
[原创] 有用vc9000，gc8800的朋友们么，可以一起交流	fengchuibuluo 2025-9-28	1249	fengchuibuluo 7 天前
[求助] 数字标准单元库流片问题	ZhangLujiu 2025-3-19	71181	秦时明月sw 7 天前

12 3 4 5 6 7 8 9 10 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

浏览过的版块

站长推荐 /1