在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 7 |主题: 6734|排名: 17 

[求助] uvm_monitor問題詢問 ntucomm 2018-8-6 31991 Marlbe_Yang 2018-8-18 13:33
[求助] 关于systemverilog中 iff 的用法问题 kimisdream 2018-6-11 43520 Marlbe_Yang 2018-8-18 13:28
[求助] 这两个assertion等价么 飞扬紫百合 2014-7-8 82888 Marlbe_Yang 2018-8-18 13:22
[讨论] 关于config_db传参数 静影沉璧 2018-8-16 81979 houxiangyun 2018-8-17 13:15
[求助] 请教一个UVM RAL backdoor的问题 attach_img gyuek 2018-6-28 23799 irina 2018-8-17 10:04
[求助] 请教,modelsim导入sdf,为什么会报错? even_ryen 2013-4-11 33676 阿星星爱学习 2018-8-17 09:35
[求助] post simulation 中的问题 494693243 2018-7-27 11661 liuchaogogo 2018-8-16 19:10
[讨论] uvm_subscriber hahaha嘿 2018-4-7 84513 angry_grina 2018-8-13 10:05
[求助] UVM phase问题 yaof12 2018-8-6 72959 小科白菜 2018-8-12 17:21
[求助] 跑仿真遇到这种情况,是什么原因 诸葛小天 2018-8-7 11742 gaurson 2018-8-8 14:43
[求助] assertion 求助 simonhqz 2016-2-29 32346 zqq624723237 2018-8-7 15:21
[讨论] 请问:两个analysis port 可以连到一个imp port上吗 kahn01011 2018-6-14 22015 zqq624723237 2018-8-7 15:14
[招聘] 比特大陆社招AI芯片IC设计&验证岗 lvtv 2017-11-15 54682 zqq624723237 2018-8-7 14:34
[求助] 请教一个UVM的问题 heritor 2018-7-18 42143 zqq624723237 2018-8-7 14:23
[求助] 有关一个sequence的问题,请教大神们 静影沉璧 2018-7-6 62089 zqq624723237 2018-8-7 11:48
[求助] USB帧的概念以及作用 新嘴小王安子 2018-8-2 11541 parrotzhang 2018-8-6 20:41
[解决] 已解决 851018986 2018-8-1 22278 新嘴小王安子 2018-8-2 14:04
[讨论] 请教:uvm如何验证lcd控制器 851018986 2018-7-12 72348 851018986 2018-8-1 11:50
[求助] 如何快速查找UVM源码中的类和方法 自由电子0209 2018-7-16 12586 自由电子0209 2018-8-1 10:22
[原创] VCS2014仿真中报的一个错误,无法定位,跪求各位高人指点一下!! attach_img wuchangchun866 2018-7-13 21708 wuchangchun866 2018-7-31 13:23
[求助] 请问有人会解密被vcs protect的代码吗 kor99 2018-7-31 02235 kor99 2018-7-31 10:54
[求助] uvm验证和fpga验证 乐在其中296 2018-7-28 43157 Tristone1217 2018-7-31 09:17
[讨论] 请求高手指点 autim 2011-10-27 37110 daisychain 2018-7-27 14:24
[原创] VCS DUMP FSDB Waveform  ...2 qwpsmile 2010-4-14 1420006 person51 2018-7-26 11:51
[讨论] systemverilog中的static function/task 自由电子0209 2018-7-26 02028 自由电子0209 2018-7-26 09:39
[讨论] systemverilog中的ref相关问题 自由电子0209 2018-7-23 44226 自由电子0209 2018-7-26 09:30
分立器件的参数测试种类和方法 zhongshanli 2008-10-12 32711 quhuaibo 2018-7-23 18:44
[原创] Layer Testbench 简介 attachment rosshardware 2018-7-14 73070 rosshardware 2018-7-22 11:06
[讨论] 这个interrupt controller 怎么写stimulus? yuanpin318 2018-7-17 41951 someleo32 2018-7-22 07:17
[讨论] UVM ral实现问题 yqnie 2015-2-15 34243 rfish 2018-7-21 21:04
[求助] VCS仿真提示这样的错误,各位大神能帮忙解决一下么 attach_img 18001243431 2018-4-1 23976 lling65 2018-7-20 23:24
[求助] assura--run--drc--- failed to build VDB  ...2 jazz 2011-7-1 1612082 dennisi123 2018-7-19 12:17
[求助] 请问verdi怎么处理altera_mf这种LIBRARY的呢,多谢 VPN_chip_design 2018-7-18 02737 VPN_chip_design 2018-7-18 09:40
[求助] SystemVerilog event regions 中的feedback loops如何理解 attach_img zhayxiang 2018-7-16 01956 zhayxiang 2018-7-16 16:16
[求助] ubuntu 装vcs遇到的问题  ...2 rhent 2014-5-1 1610377 dianzidingjide 2018-7-14 21:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 18:08 , Processed in 0.030426 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块