设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (108) |订阅

IC验证讨论 今日: 0|主题: 6890|排名: 15 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] vcs仿真错误  ...23 zhangjunxf 2014-6-24 2216870 jeff205952 2018-12-23 23:54
[讨论] 关于验证soc芯片中cpu代码问题的讨论  ...2 caicaixuehua 2012-12-15 128636 Andy126 2018-12-22 16:06
[求助] delay generation Zhaoyang_Mu 2018-12-17 42489 Zhaoyang_Mu 2018-12-20 15:15
悬赏 [求助] 请教一个问题如果使用ncverilog编译UVM库 - [已解决] attach_img  ...2 jamesning 2018-4-5 1211419 lzj126 2018-12-19 17:53
[原创] dve打不开，请求大神指点 attach_img 江湖浮萍 2018-9-25 23115 我没逗你玩儿 2018-12-19 11:43
[求助] quartus调用modelsim做RTL仿真时报不产生IP核模型文件 且听风吟098 2014-9-12 34330 edwardk 2018-12-18 18:06
[求助] 小弟求助，关于Verdi使用  ...2 yangcosta 2011-11-21 1412020 Andy126 2018-12-17 14:18
[求助] HDL designer不能识别parameter，check时报错 attach_img 且听风吟098 2016-6-23 12793 tazngxi 2018-12-17 13:23
[求助] 菜鸟来问：verilog怎么调用systemc的module？  ...2 oscillator_cn1 2011-3-15 127006 Andy126 2018-12-16 15:07
[求助] systemc中这么一段Makefile文件是什么意思 chibijia 2009-12-15 67372 Andy126 2018-12-16 12:58
[求助] systemc与verilog联合仿真 attach_img lilyzhong 2014-4-24 97126 Andy126 2018-12-16 12:05
[求助] 关于UVM使用DPI，能否从C语言中调用sequencer里面的task  ...2 iyaowu 2015-6-11 137473 Andy126 2018-12-16 12:01
[求助] 关于张强的uvm实战，问一个很白痴的问题。 iyeloer 2018-7-3 22741 uiwjyb 2018-12-15 14:17
[转贴] Questa ADMS模数混合仿真介绍 attachment oilsite 2013-5-2 85315 gouleb 2018-12-14 18:17
[原创] 求助：xilinx的IP带key，怎么在ncsim中仿真。 attach_img powermm 2018-12-14 01779 powermm 2018-12-14 14:12
[求助] SystemVerilog随机化约束的问题 attach_img  ...234 seekerlee 2011-7-26 3222539 chenyunxin 2018-12-14 12:15
[求助] 求助！mentor 的veloce谁用过 eherezy 2016-5-6 32204 爱吃油条 2018-12-12 15:42
[求助] UVM中全局变量 zhangyewen 2017-2-8 75465 皮皮来了 2018-12-12 15:03
[求助] 求offer比较。。。ADI、marvell、verisilicon dyslmt 2014-11-25 64727 rnistake 2018-12-11 19:07
[求助] 模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？ 爱吃油条 2018-12-11 11545 爱吃油条 2018-12-11 11:53
悬赏 [求助] 关于UVM register model的bus2reg函数 - [已解决] attach_img cmgit 2013-11-6 35411 tangzhao_01 2018-12-11 09:16
[求助] cadence中QRC中Extraction中的FS extration mode是什么意思 the_second 2018-12-7 11874 the_second 2018-12-8 11:18
[求助] 关于uvm_printer simonhqz 2018-11-28 32771 simonhqz 2018-12-7 10:30
关于SystemVerilog的系统任务与函数 zhang_yz83 2009-8-10 47788 tiennguyen 2018-12-7 00:37
[求助] SystemVerilog program 能不能定义在 module里？ semiliu 2012-12-29 67278 tiennguyen 2018-12-7 00:09
[求助] 用modelsim编译systemverilog的问题  ...2 f_haizao 2012-7-17 1417307 tiennguyen 2018-12-6 23:45
[求助] ral后门访问中各个函数的作用，以及desire值和mirror值的作用 uiwjyb 2018-12-4 23881 uiwjyb 2018-12-5 16:51
[解决] 波形工具dev中如何在仿真的过程中实时的自动刷新波形 851018986 2018-12-3 53929 851018986 2018-12-5 11:16
[求助] dve怎么在多个打开的vpd文件之间切换 851018986 2018-12-5 02304 851018986 2018-12-5 10:57
[求助] UVN菜鸟求教shuffle功能 初夏小溪 2016-7-18 42702 uiwjyb 2018-12-4 15:07
[求助] 求助一个ptpx工具report_power的问题 fleeflower 2017-2-22 13082 xiaohao10 2018-12-4 11:34
[求助] 关于UVM源码里面的register model的do_read_check困惑 attachment  ...2 唯爱六花酱 2016-1-29 147366 bensonlol 2018-12-3 22:59
[求助] uvm的菜鸟问题 dearhero 2013-7-17 44609 bensonlol 2018-12-3 22:55
[求助] 求助：问个菜鸟问题，UVM对memory的操作也与register一样么？  ...2 oscillator_cn1 2012-7-11 167792 bensonlol 2018-12-3 22:54
[讨论] 有关4值逻辑和2值逻辑的疑问 静影沉璧 2018-9-28 54568 saipolo 2018-12-3 20:29
下一页 »
1 ...878889909192939495... 197下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 02:20 , Processed in 0.028501 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块