在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (106) |订阅

IC验证讨论 今日: 2 |主题: 6863|排名: 19 

[求助] finesim中如何get到送往c model的0/1信号? abao2413 2019-4-29 01464 abao2413 2019-4-29 21:36
[求助] set_timeout(5000us),结果5000ns就timeout了 新人帖 DavidWei0504 2019-4-28 21957 gaurson 2019-4-29 15:46
[求助] sequence library在什么实际情况下使用 851018986 2019-4-20 21405 851018986 2019-4-28 21:05
悬赏 [求助] sequence里面能进行像状态机这种操作吗 - [悬赏 200 信元资产] attach_img 851018986 2019-4-28 01701 851018986 2019-4-28 09:57
[求助] -kdb是vcs什么版本之后出现的 851018986 2019-4-18 22169 851018986 2019-4-28 09:10
[求助] 请问有没有大佬用过用户自定义的RAL field access的啊? 新人帖 李正经110 2019-4-26 01414 李正经110 2019-4-26 14:21
[求助] sv读文件的问题 attach_img 桅杆 2019-4-23 83928 桅杆 2019-4-26 11:42
[求助] 关于define用法的一个问题 精武英雄 2019-4-25 42503 精武英雄 2019-4-25 23:18
[求助] 这样理解virtual interface是否正确?  ...2 jumphigh1987 2012-8-12 126135 llwdahai 2019-4-25 22:28
[求助] simvision里有没有直接查看uvm类的操作呢? viviy 2019-4-25 02173 viviy 2019-4-25 21:50
[求助] IC验证的难点在哪啊?求大神指点 新人帖 静心聆听 2019-4-23 52440 精武英雄 2019-4-25 11:43
[求助] IC验证的流程什么? 静心聆听 2019-4-23 41842 静心聆听 2019-4-25 11:38
[求助] 利用uvm验证如何检查模块内部寄存器的值是否正确 attachment  ...2 hanjian518 2018-12-26 155786 hanjian518 2019-4-22 16:52
[求助] 用uvm验证半双工的通信模块,怎样划分driver和monitor的职能比较好  ...2 orlye 2013-11-27 157065 darkdolls 2019-4-20 21:25
[求助] 并发断言不能使用在function和task以及class中吗 851018986 2019-4-9 41755 darkdolls 2019-4-20 20:51
[求助] uvm_monitor中插入断言报错 dongdongic 2014-11-28 63296 darkdolls 2019-4-20 20:29
[求助] 如何在dve里面设置c的断点 hover99 2019-4-18 11862 saipolo 2019-4-19 20:30
悬赏 [求助] 如何把从monitor收集的数据发送给sequence - [阅读权限 255]- [已解决] 851018986 2019-4-17 692 851018986 2019-4-19 16:02
[讨论] 作为一名验证工程师,如何写好测试用例? 小科白菜 2017-5-17 33498 gaurson 2019-4-19 15:26
[原创] 关于UVM TEST_NAME空格问题的探讨 新人帖 robbenhu 2019-4-15 31677 hover99 2019-4-19 10:09
[求助] 有人能说下proxy type具体指什么吗? attach_img viviy 2019-4-17 22848 viviy 2019-4-18 12:40
[求助] VCS中仿真带RAM IP的设计时出现的问题 xm900626 2015-1-9 25399 catonblack 2019-4-16 21:48
[解决] 请问大家,如何实现配置寄存器值,再把寄存器的值从sequence传给cfg(cfg会在base_test里面传... - [阅读权限 255]attach_img 851018986 2019-4-15 043 851018986 2019-4-15 17:36
求助:谁有AHB的相应的master、slave、arbitor相应的三部分的代码.... pkulafang 2009-11-12 83719 akqqyou 2019-4-13 17:44
[求助] how to extract testpoint from the only source——SPEC 小科白菜 2019-4-2 31493 小科白菜 2019-4-12 16:38
[求助] uvm怎么保证参考模型正确? 新人帖 smile19917 2019-4-6 32898 7号时代 2019-4-9 13:22
[求助] 大神指教:快速上手UVM的方法,谢谢 罗蒙 2019-3-1 82575 年轻的韭菜 2019-4-8 17:14
[求助] 纯VHDL的DUT的验证 文拓阿九 2019-4-3 31697 gaurson 2019-4-4 17:40
[求助] gvim编辑器中systemverilog verilog UVM 语法高亮怎么弄 lalala. 2018-12-24 54993 荆棘鸟OO 2019-4-4 11:35
[求助] UVM仿真无法进行,零时刻停止 attach_img uiwjyb 2019-3-20 82608 荆棘鸟OO 2019-4-4 11:32
[求助] virtual interface 咩有初始化 attach_img 星闪星烁 2019-4-2 12361 星闪星烁 2019-4-2 20:38
[原创] 时钟jitter大是否频谱就宽? xyhdove 2018-1-24 32816 fig__tree 2019-4-1 18:16
[求助] vcs 版本中有支持能看uvm类中数据的吗 851018986@qq.co 2019-3-21 11474 桅杆 2019-4-1 11:12
悬赏 [求助] SV中,不通过$display的方式,还有什么便捷的方法查看class内部的数据变化吗? - [悬赏 50 信元资产] 罗蒙 2019-3-1 105431 桅杆 2019-4-1 11:09
[求助] 进行随机配置测试的时候和功能覆盖率收集时的困惑 851018986@qq.co 2019-3-1 32160 gutiwuli 2019-3-31 19:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-19 18:54 , Processed in 0.234112 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块