在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (106) |订阅

IC验证讨论 今日: 1 |主题: 6862|排名: 19 

刚刚加入这个行业,不知道前景怎么样?  ...2345 rick_jlc 2008-1-16 4615732 zsy5460 2019-5-28 08:35
[求助] fork join的进程 jjxgh 2019-5-22 62119 zuiqiangzhe 2019-5-27 17:06
悬赏 [求助] 求助:VCS编译时报错run out of memory 新人帖 - [悬赏 100 信元资产] zxz1006 2019-5-23 43762 jiayouhq 2019-5-27 16:19
[原创] 个人工作的一些感悟 digest  ...2 不想起的猪 2016-9-20 177683 zzq285868299 2019-5-27 16:17
[求助] UVM 怎么通过后门对寄存器的域做读写 lalala. 2019-5-25 11545 idealm 2019-5-27 10:19
[求助] 收集覆盖率的时候可以只编译一遍,然后后面一直循环simv收集吗 attach_img 851018986 2019-5-24 72071 idealm 2019-5-27 10:06
[求助] 请教一下大家,我用modelsim仿真.tlc脚本文件,总是出现错误,怎么办啊 ellie0305 2013-8-22 34387 zsy5460 2019-5-25 20:33
[求助] 求助这个ad采样的代码如何编写测试文件 新人帖 wjq974167103 2019-5-21 81572 wjq974167103 2019-5-23 16:20
[求助] 一般验证中的参考模型是由验证人员自己实现的吗 lalala. 2019-5-22 21567 gaurson 2019-5-23 16:01
[求助] 关于UVM中的phase.raise_objectio jjxgh 2019-5-22 33629 gaurson 2019-5-23 16:00
[求助] VCS运行报错 第二信使 2018-11-17 22727 莫雷诺123 2019-5-23 13:49
[求助] calibre2015有run DRC这个检验项目吗?如果有的话,为什么我的没有?求大佬解答一下。谢谢。 新人帖 attach_img Newsth 2019-5-23 01492 Newsth 2019-5-23 09:52
IC高人进。。。急! young_fool 2008-3-25 53989 zsy5460 2019-5-23 08:28
IC逻辑设计工程师IC Design Engineer,急招!!! stifen414 2008-4-2 83548 zsy5460 2019-5-23 08:27
[求助] 图像验证 robbenhu 2019-4-30 62073 李正经110 2019-5-22 07:50
[求助] 求助:在systemverilog的task中只能用阻塞赋值么?  ...2 oscillator_cn1 2013-4-2 157712 zsy5460 2019-5-21 14:29
[原创] 仿真软件收集的VCD数据 是如何进一步处理的 ? american007 2019-5-20 11704 saipolo 2019-5-20 14:30
[求助] 求助一下make all的时候出现如下错误 苍天有井自来空 2018-4-8 47440 wangwenqiang 2019-5-19 00:14
[求助] 求助关于begin_tr,end_tr的用法及原因 李正经110 2019-5-15 44673 李正经110 2019-5-16 13:40
[求助] timescale从1ns/1ps改为1ns/fs,除了时间精度改变了,还会影响什么? zuiqiangzhe 2019-5-14 24316 zuiqiangzhe 2019-5-16 11:05
[求助] 数字ic验证从事哪方面的验证比较热门好换工作,比如soc,ip,算法还是什么 851018986@qq.co 2019-5-14 02005 851018986@qq.co 2019-5-16 07:41
[求助] 做数字ic验证,研究生考哪个方向比较好 851018986@qq.co 2019-5-15 01576 851018986@qq.co 2019-5-15 18:30
[原创] modelsim-win64-10.1c软件及破解方法 attachment kreil 2015-4-28 62890 modelsim64 2019-5-14 17:26
[求助] 求助questasim中uvm怎么由默认的uvm-1.1d改成uvm-1.2? attach_img Isakyr 2019-5-3 31646 mailtoanoopbabu 2019-5-13 13:43
[求助] UVM初学求助 新人帖 attach_img hollowKnight 2019-5-6 52921 Tony_yy 2019-5-13 10:58
[求助] coverage怎么写在sequence中 851018986@qq.co 2019-5-9 41525 851018986@qq.co 2019-5-11 13:32
[求助] UVM中DUT的interface的连接问题  ...2 heritor 2012-4-20 1117705 shcet 2019-5-10 14:03
[求助] IC5141调用Calibre2011后PEX无法声场CALIBREVIEW mmx20031221 2014-6-12 42959 wj166 2019-5-10 08:17
[讨论] soc whole chip level多个用例怎么实现只编译一次,全部用例都能仿真?大家有什么好的想法! liuchaogogo 2019-5-6 62244 liuchaogogo 2019-5-9 13:34
[原创] 显示面板用source IC驱动力由哪些主要影响因素 新人帖 azhe11136 2019-5-7 12923 emerlai 2019-5-8 09:55
[讨论] 关于使用uvm_reg_hw_reset_seq进行寄存器复位初值测试问题? qyxu1979 2015-3-27 24559 李正经110 2019-5-7 17:37
[原创] vcs dump波形就卡住,跑小环境就可以dump波形 新人帖 Carymao 2019-5-7 01874 Carymao 2019-5-7 11:01
[求助] systemverilog 中的virtual都是什么意思? attach_img  ...23 rice973 2011-9-27 2822297 New_Ican 2019-5-5 20:31
[求助] SV线程的知识求助 静心聆听 2019-5-5 31647 goodivan 2019-5-5 18:10
[求助] system verilog约束问题 静心聆听 2019-4-29 31967 A1985 2019-4-30 11:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-19 12:25 , Processed in 0.031140 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块