SVA中具有clock gate 的$past 用法

linzhang

在SVA中具有一个结构$past，它能够得到信号在过去几个周期的值，并且还有一个带clock_gate功能的$past 用法。
现在我遇到了一个问题：
property p1;
    @(posedge clk) (a && b) |->
    ($past((c && d), 2, e) == 1'b1);
endproperty

a1: assert property (p1);
在未添加clock_gate功能时，断言能够成功，但是在添加clock_gate功能后，并且在clk上升沿 e 值为高，断言还是失败。经过调整 e 值为高的时间，需要提前很久，这个点的断言才能成功。请问这是为什么？

年轻的韭菜

“并且在clk上升沿 e 值为高” 这个时候 (a && b)  为高吗