设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (106) |订阅

IC验证讨论 今日: 2 |主题: 6863|排名: 19 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] redhat 5.5版本，使用IES仿真时Simvision界面的文本框无法输入 chaozhanghu 2019-2-12 01843 chaozhanghu 2019-2-12 23:27
[求助] 大神指导一下-ntb_opts这个选项 rxg111sc 2015-12-5 26141 gushenglin 2019-2-12 10:59
[求助] 关于sequence位置的问题  ...2 e_epsh 2018-4-21 136941 chaozhanghu 2019-2-11 23:56
[讨论] uvm验证和fpga原型验证哪种用得比较多 lalala. 2018-12-26 44276 chaozhanghu 2019-2-11 23:38
[转贴] ZZ:我对《UVM实战(卷1)》的一些看法  ...23 qiang0204 2014-10-20 2114375 alyssa_injd 2019-2-11 16:22
[招聘] 【上海】ASIC验证，SOC验证，RTL验证 ICerChen 2019-1-17 22006 ranqi 2019-2-2 17:44
[招聘] [巨头企业-SOC验证专家-杭州、上海]-急招 LinyLin 2019-1-16 31703 ranqi 2019-2-2 15:40
[求助] 请教：sv里面运用extern virtual task的好处是什么  ...2 kahn01011 2013-4-24 1112200 jiegeng66 2019-2-1 23:51
[求助] 关于参数化的参数，请教一个sv的语法问题 logue 2016-1-10 53289 jiegeng66 2019-2-1 23:42
[原创] 无盘工作站 vmware synopsys licence gerry1812 2011-12-21 23202 zisa 2019-1-31 14:30
[求助] sv父类子类句柄赋值问题 kaka_fox 2018-7-17 73960 kshuang 2019-1-31 02:18
[讨论] systemverilog function task问题请教  ...2 uunn69 2018-8-6 177624 kshuang 2019-1-31 02:12
[招聘] 【武汉-社招来了-数字验证-音频算法】 LinyLin 2019-1-22 11633 kshuang 2019-1-30 20:37
[求助] sdf反标的时候怎么屏蔽有些模块 - [阅读权限 255] 851018986 2019-1-18 3341 kshuang 2019-1-30 20:36
[讨论] IC验证前景怎么样 lalala. 2018-12-22 42915 kshuang 2019-1-30 20:19
[招聘] 新成立，背景牛的国内芯片公司招聘IoT方向职位 louiswang1978 2019-1-30 01725 louiswang1978 2019-1-30 11:09
[求助] systemverilog .sv和.svh文件的区别  ...2 allencherry 2014-11-5 1114545 jiegeng66 2019-1-26 16:30
System Verilog 中队列的使用问题  ...2 figoshu 2009-9-25 1724107 jiegeng66 2019-1-26 16:23
[求助] 动态数组有什么特性是队列不能替换的 什么情况下必须要用动态数组 maomaogou 2018-12-3 41983 jiegeng66 2019-1-26 16:04
[原创] 【求助】Questasim10.4e 安装后，出现如下两个异常现象 yangjz7032 2019-1-26 01221 yangjz7032 2019-1-26 10:09
[求助] 寻求VCS 能够支持system verilog 的license  ...23 creese 2011-9-4 2015415 rango_1 2019-1-24 21:16
[求助] systemverilog coverage transition luyuan_0922 2019-1-22 33127 luyuan_0922 2019-1-22 16:38
[讨论] 在class中使用virtual interface前需要做的两件事情是什么？  ...2 feiying_cq 2012-5-19 107835 uiwjyb 2019-1-11 16:01
悬赏 [求助] 如何用systemverilog为有CPU读写寄存器的模块创建验证平台 - [悬赏 300 信元资产]  ...2 wrhwindboy 2013-9-10 1715678 wangzhanli12 2019-1-10 23:37
[求助] ncsim有没有一个自己finish的命令呢？ naonaoli 2016-8-16 52883 lccchc 2019-1-10 19:16
[求助] 请教各路大佬，后仿真memory的Q端口（也就是输出）一直是x态问题 attach_img 770498962 2018-11-9 64212 saipolo 2019-1-9 20:29
[求助] AXI的VIP的dw_vip_setup生成例子不成功。求助！！！ zhongdong911 2013-10-14 67567 longnv521 2019-1-8 19:28
[求助] vcs 仿真出现timeout怎么解决 attach_img lalala. 2019-1-7 44106 gaurson 2019-1-8 16:29
[求助] 【求助】VCS和Verdi联合仿真，无法生成FSDB  ...23 wownga 2014-11-19 2123515 le_wu 2019-1-7 16:56
求助：用VCS跑Systemverilog代码时，在makefile文件中的一个指令不懂  ...2345 pkulafang 2009-8-27 4319034 le_wu 2019-1-6 19:05
[求助] 关于职业规划的问题  ...2 ranshaoqiang 2014-4-15 106014 Andy126 2019-1-3 17:38
个人对SystemC开发的一些粗浅体会 tjaiwxc 2015-11-1 14775 Andy126 2019-1-3 15:27
[求助] 对于DC后仿真和PT后仿真的困惑 西门电工 2018-12-27 24732 西门电工 2019-1-2 20:59
[求助] 一个uvm仿真问题 attach_img lalala. 2018-12-31 62375 gaurson 2019-1-2 20:24
[讨论] IP的 验证算是模块级还是系统级 attach_img lalala. 2018-12-30 22903 dtyuzhou 2019-1-2 17:17
下一页 »
1 ...858687888990919293... 197下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-19 15:51 , Processed in 0.030229 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块