在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (112) |订阅

IC验证讨论 今日: 1 |主题: 6948|排名: 74 

[求助] VCS运行报错 第二信使 2018-11-17 23077 莫雷诺123 2019-5-23 13:49
[求助] calibre2015有run DRC这个检验项目吗?如果有的话,为什么我的没有?求大佬解答一下。谢谢。 新人帖 Newsth 2019-5-23 01610 Newsth 2019-5-23 09:52
IC高人进。。。急! young_fool 2008-3-25 54306 zsy5460 2019-5-23 08:28
IC逻辑设计工程师IC Design Engineer,急招!!! stifen414 2008-4-2 83852 zsy5460 2019-5-23 08:27
[求助] 图像验证 robbenhu 2019-4-30 62395 李正经110 2019-5-22 07:50
[求助] 求助:在systemverilog的task中只能用阻塞赋值么?  ...2 oscillator_cn1 2013-4-2 158591 zsy5460 2019-5-21 14:29
[原创] 仿真软件收集的VCD数据 是如何进一步处理的 ? american007 2019-5-20 12062 saipolo 2019-5-20 14:30
[求助] 求助一下make all的时候出现如下错误 苍天有井自来空 2018-4-8 47944 wangwenqiang 2019-5-19 00:14
[求助] 求助关于begin_tr,end_tr的用法及原因 李正经110 2019-5-15 45098 李正经110 2019-5-16 13:40
[求助] timescale从1ns/1ps改为1ns/fs,除了时间精度改变了,还会影响什么? zuiqiangzhe 2019-5-14 24720 zuiqiangzhe 2019-5-16 11:05
[求助] 数字ic验证从事哪方面的验证比较热门好换工作,比如soc,ip,算法还是什么 851018986@qq.co 2019-5-14 02130 851018986@qq.co 2019-5-16 07:41
[求助] 做数字ic验证,研究生考哪个方向比较好 851018986@qq.co 2019-5-15 01659 851018986@qq.co 2019-5-15 18:30
[原创] modelsim-win64-10.1c软件及破解方法 kreil 2015-4-28 63181 modelsim64 2019-5-14 17:26
[求助] 求助questasim中uvm怎么由默认的uvm-1.1d改成uvm-1.2? Isakyr 2019-5-3 31856 mailtoanoopbabu 2019-5-13 13:43
[求助] UVM初学求助 新人帖 hollowKnight 2019-5-6 53263 Tony_yy 2019-5-13 10:58
[求助] coverage怎么写在sequence中 851018986@qq.co 2019-5-9 41777 851018986@qq.co 2019-5-11 13:32
[求助] UVM中DUT的interface的连接问题  ...2 heritor 2012-4-20 1118504 shcet 2019-5-10 14:03
[求助] IC5141调用Calibre2011后PEX无法声场CALIBREVIEW mmx20031221 2014-6-12 43261 wj166 2019-5-10 08:17
[讨论] soc whole chip level多个用例怎么实现只编译一次,全部用例都能仿真?大家有什么好的想法! liuchaogogo 2019-5-6 62598 liuchaogogo 2019-5-9 13:34
[原创] 显示面板用source IC驱动力由哪些主要影响因素 新人帖 azhe11136 2019-5-7 13228 emerlai 2019-5-8 09:55
[原创] vcs dump波形就卡住,跑小环境就可以dump波形 新人帖 Carymao 2019-5-7 02029 Carymao 2019-5-7 11:01
[求助] systemverilog 中的virtual都是什么意思?  ...23 rice973 2011-9-27 2823446 New_Ican 2019-5-5 20:31
[求助] SV线程的知识求助 静心聆听 2019-5-5 31922 goodivan 2019-5-5 18:10
[求助] system verilog约束问题 静心聆听 2019-4-29 32226 A1985 2019-4-30 11:46
[求助] finesim中如何get到送往c model的0/1信号? abao2413 2019-4-29 01705 abao2413 2019-4-29 21:36
[求助] set_timeout(5000us),结果5000ns就timeout了 新人帖 DavidWei0504 2019-4-28 22267 gaurson 2019-4-29 15:46
[求助] sequence library在什么实际情况下使用 851018986 2019-4-20 21660 851018986 2019-4-28 21:05
[求助] sequence里面能进行像状态机这种操作吗 - [悬赏 200 信元资产] 851018986 2019-4-28 01865 851018986 2019-4-28 09:57
[求助] -kdb是vcs什么版本之后出现的 851018986 2019-4-18 22418 851018986 2019-4-28 09:10
[求助] 请问有没有大佬用过用户自定义的RAL field access的啊? 新人帖 李正经110 2019-4-26 01543 李正经110 2019-4-26 14:21
[求助] sv读文件的问题 桅杆 2019-4-23 84261 桅杆 2019-4-26 11:42
[求助] 关于define用法的一个问题 精武英雄 2019-4-25 42836 精武英雄 2019-4-25 23:18
[求助] 这样理解virtual interface是否正确?  ...2 jumphigh1987 2012-8-12 126876 llwdahai 2019-4-25 22:28
[求助] simvision里有没有直接查看uvm类的操作呢? viviy 2019-4-25 02290 viviy 2019-4-25 21:50
[求助] IC验证的难点在哪啊?求大神指点 新人帖 静心聆听 2019-4-23 52754 精武英雄 2019-4-25 11:43
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-26 19:33 , Processed in 0.031231 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块