在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7832|回复: 9

[求助] design compiler读入文件后出现警告,求助

[复制链接]
发表于 2010-4-30 17:37:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 huobaihua 于 2010-5-1 16:06 编辑

design compiler 中读入一个 verilog文件,  在手册中讲解hierarchy时,模块例化是怎么回事阿?
在库文件设置好以后,在DC 中使用读入文件read_verilog  {counter.v   dff.v},命令行中显示是导入了两个设计,而且当前设计也是counter.v;然后,使用link命令时出现警告
Warning: Can't find the design 'dff' in the library 'WORK'.
Warning: Unable to resolve reference 'dff' in 'counter'.

出现的警告该怎样消除啊??不消除的话,添加约束时也会不断的出现。牛人们帮帮我……



出现的警告已经解决了,花费了我这个新手好长时间
发表于 2010-4-30 20:34:04 | 显示全部楼层
link_library里面包括了 "." 没有?
 楼主| 发表于 2010-4-30 21:52:30 | 显示全部楼层
本帖最后由 huobaihua 于 2010-4-30 22:12 编辑



没有,由网友说这个和综合库有关系,但我设定了 synthetic_library 以后上面的警告仍然存在。我不知该怎么办好????有经验的说一说嘛
发表于 2010-5-16 20:50:32 | 显示全部楼层
conter.v前面加list哪
发表于 2010-5-16 23:43:26 | 显示全部楼层
这个问题没遇到过,
头像被屏蔽
发表于 2010-5-17 10:07:10 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2012-3-3 21:55:58 | 显示全部楼层
高手,你最后怎么解决的啊,我在综合的时候也出现了这么个问题呢
发表于 2012-3-3 22:29:47 | 显示全部楼层
回复 1# huobaihua


   例化出问题了吧,dff.v没有例化好吧。怎么解决的?
发表于 2012-3-10 10:28:21 | 显示全部楼层
dff.v里面是怎么写的?
发表于 2019-6-3 14:55:45 | 显示全部楼层
同问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 22:10 , Processed in 0.033231 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表