在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3294|回复: 4

[求助] 求助:VCS编译时报错run out of memory

[复制链接]
发表于 2019-5-23 15:07:01 | 显示全部楼层 |阅读模式
100资产
本帖最后由 zxz1006 于 2019-5-23 15:08 编辑

VCS编译时报错:the tool has just run out of memory, memory allocated=2305M。
编译的是flash memory模拟模块的建模,该模型是32768(word line)X 32768 (bit line)大小,即1G bit
难道是memory太大了?能不能修改VCS的allocated memory size呢?

发表于 2019-5-23 17:41:52 | 显示全部楼层
应该verilog写了reg [32767:0] mem[32768];....用关联,稀疏数组。。。
发表于 2019-5-24 14:47:53 | 显示全部楼层
看看你怎么定义的 ?
 楼主| 发表于 2019-5-24 17:40:50 | 显示全部楼层


A1985 发表于 2019-5-23 17:41
应该verilog写了reg [32767:0] mem[32768];....用关联,稀疏数组。。。


应该不是这个原因,没有定义这样的数组,是通过实例化很多个32bit的cell实现的
发表于 2019-5-27 16:19:18 | 显示全部楼层
同意二楼观点。
memory可以使用关联数据(system verilog)实现,使用到的时候才分配内存,这样也能极大提升仿真速度,同时也定位了你的问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 22:00 , Processed in 0.016761 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表