设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (97) |订阅

IC验证讨论 今日: 0|主题: 6695|排名: 36 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[转贴] Questa ADMS模数混合仿真介绍 attachment oilsite 2013-5-2 84742 gouleb 2018-12-14 18:17
[原创] 求助：xilinx的IP带key，怎么在ncsim中仿真。 attach_img powermm 2018-12-14 01535 powermm 2018-12-14 14:12
[求助] SystemVerilog随机化约束的问题 attach_img  ...234 seekerlee 2011-7-26 3220742 chenyunxin 2018-12-14 12:15
[求助] 求助！mentor 的veloce谁用过 eherezy 2016-5-6 31890 爱吃油条 2018-12-12 15:42
[求助] UVM中全局变量 zhangyewen 2017-2-8 74818 皮皮来了 2018-12-12 15:03
[求助] 求offer比较。。。ADI、marvell、verisilicon dyslmt 2014-11-25 64254 rnistake 2018-12-11 19:07
[求助] 模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？ 爱吃油条 2018-12-11 11393 爱吃油条 2018-12-11 11:53
悬赏 [求助] 关于UVM register model的bus2reg函数 - [已解决] attach_img cmgit 2013-11-6 34847 tangzhao_01 2018-12-11 09:16
[求助] cadence中QRC中Extraction中的FS extration mode是什么意思 the_second 2018-12-7 11646 the_second 2018-12-8 11:18
[求助] 关于uvm_printer simonhqz 2018-11-28 32410 simonhqz 2018-12-7 10:30
关于SystemVerilog的系统任务与函数 zhang_yz83 2009-8-10 47418 tiennguyen 2018-12-7 00:37
[求助] SystemVerilog program 能不能定义在 module里？ semiliu 2012-12-29 66734 tiennguyen 2018-12-7 00:09
[求助] 用modelsim编译systemverilog的问题  ...2 f_haizao 2012-7-17 1415998 tiennguyen 2018-12-6 23:45
[求助] ral后门访问中各个函数的作用，以及desire值和mirror值的作用 uiwjyb 2018-12-4 23122 uiwjyb 2018-12-5 16:51
[解决] 波形工具dev中如何在仿真的过程中实时的自动刷新波形 851018986 2018-12-3 53396 851018986 2018-12-5 11:16
[求助] dve怎么在多个打开的vpd文件之间切换 851018986 2018-12-5 01854 851018986 2018-12-5 10:57
[求助] UVN菜鸟求教shuffle功能 初夏小溪 2016-7-18 42297 uiwjyb 2018-12-4 15:07
[求助] 求助一个ptpx工具report_power的问题 fleeflower 2017-2-22 12464 xiaohao10 2018-12-4 11:34
[求助] 关于UVM源码里面的register model的do_read_check困惑 attachment  ...2 唯爱六花酱 2016-1-29 146448 bensonlol 2018-12-3 22:59
[求助] uvm的菜鸟问题 dearhero 2013-7-17 43987 bensonlol 2018-12-3 22:55
[求助] 求助：问个菜鸟问题，UVM对memory的操作也与register一样么？  ...2 oscillator_cn1 2012-7-11 166907 bensonlol 2018-12-3 22:54
[讨论] 有关4值逻辑和2值逻辑的疑问 静影沉璧 2018-9-28 54071 saipolo 2018-12-3 20:29
[讨论] 有没有关于SV中可综合语句的总结？ 空白MAX 2018-12-3 01279 空白MAX 2018-12-3 18:49
[求助] 求助：如何将uvm_reg的sequence设置为default sequence呀？ oscillator_cn1 2012-8-7 54775 uiwjyb 2018-12-2 16:47
[求助] 求助：hdl_path该怎么加？ oscillator_cn1 2012-8-7 12282 uiwjyb 2018-12-1 19:37
[求助] UVM的寄存器模型中adapter的个数 whwjez 2016-11-7 12162 uiwjyb 2018-11-30 20:54
[求助] Matlab与RTL联合仿真  ...2 ghostlzy007 2011-3-1 105538 qiushulin0000 2018-11-30 14:54
[求助] UVM中，什么场合用callback最好？  ...2 飞扬紫百合 2012-12-17 1710617 qiushulin0000 2018-11-28 12:20
[求助] 求助：UVM中peek与poke的问题  ...2 oscillator_cn1 2012-8-13 1710235 uiwjyb 2018-11-28 09:59
[求助] 验证过程中，如何给一个激励一直保持不变？ saberviolet 2018-10-15 11752 saipolo 2018-11-27 22:57
[求助] UVM 语法求助 jerry365 2012-7-10 66004 uiwjyb 2018-11-27 08:55
[求助] 关于system verilog中的local variable的一个问题 qwerty5419 2018-11-26 01946 qwerty5419 2018-11-26 21:58
[求助] IC验证中用到Python脚本多吗，多用在什么地方 lalala. 2018-11-21 32897 uiwjyb 2018-11-26 21:34
[求助] systemVeriilog 如何调用 vcs的ucli里边的命令？ klw02 2018-11-1 32821 klw02 2018-11-20 16:16
[求助] UVM中sequence中的start_item完成不了 诸葛小天 2018-11-15 32874 诸葛小天 2018-11-20 14:34
下一页 »
1 ...818283848586878889... 192下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 07:39 , Processed in 0.029775 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块