在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zfx19890921

[资料] SystemVerilog Verification UVM 1.1 Lab Guide

[复制链接]
发表于 2018-8-6 15:23:08 | 显示全部楼层
Interesting
发表于 2018-8-6 15:24:53 | 显示全部楼层
Thank you
发表于 2018-8-6 15:25:42 | 显示全部楼层
More interesting guidelines
发表于 2018-8-30 10:06:00 | 显示全部楼层
Thank you so much!!!
发表于 2018-9-1 13:36:23 | 显示全部楼层
感谢分享
发表于 2018-9-1 21:21:38 | 显示全部楼层
发表于 2018-9-30 15:19:11 | 显示全部楼层
回复 1# zfx19890921


   谢谢分享
发表于 2018-10-6 09:52:20 | 显示全部楼层
synopsys的,我很喜欢看
发表于 2018-10-17 19:53:02 | 显示全部楼层
下错了,需要的是student guide,不过依旧多谢楼主了
发表于 2018-10-30 17:30:23 | 显示全部楼层
nice sharing . thanks very much!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 00:41 , Processed in 0.040645 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表