在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21298|回复: 78

[资料] SystemVerilog Verification UVM 1.1 Lab Guide

[复制链接]
发表于 2015-5-11 22:57:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SystemVerilog Verification UVM 1.1 Lab Guide.part1.rar (9.54 MB, 下载次数: 1221 )

SystemVerilog Verification UVM 1.1 Lab Guide.part2.rar

8.33 MB, 下载次数: 832 , 下载积分: 资产 -4 信元, 下载支出 4 信元

发表于 2015-5-12 11:36:36 | 显示全部楼层
纯粹支持一下啊
发表于 2015-5-12 19:38:23 | 显示全部楼层
炒冷饭以及资料应该发到资料区吧?
发表于 2015-5-17 22:38:14 | 显示全部楼层
炒冷饭没意思
发表于 2015-5-21 11:07:13 | 显示全部楼层
哪个公司的?
发表于 2015-5-27 20:51:00 | 显示全部楼层
谢谢分享
发表于 2015-6-17 16:32:54 | 显示全部楼层
发表于 2015-7-9 16:06:06 | 显示全部楼层
发表于 2015-7-9 16:07:01 | 显示全部楼层
thanks for your sharing
发表于 2015-8-28 00:18:58 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 18:22 , Processed in 0.023994 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表