在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zfx19890921

[资料] SystemVerilog Verification UVM 1.1 Lab Guide

[复制链接]
发表于 2019-2-24 03:24:12 | 显示全部楼层
回复 65# cuddlyliu


   Thanks
发表于 2019-2-24 03:24:53 | 显示全部楼层
回复 11# farmer851010


   Number 1
发表于 2019-2-24 03:25:39 | 显示全部楼层
回复 24# evilpascaltwin

This is good
发表于 2019-2-24 03:26:33 | 显示全部楼层
回复 62# icwangrui


   Too positive
发表于 2019-2-24 03:27:17 | 显示全部楼层
Reply 14# kerryliu


    Ray Salemi Book good
发表于 2019-2-27 16:30:24 | 显示全部楼层
thanks
发表于 2019-2-28 14:40:38 | 显示全部楼层
谢谢分享
发表于 2019-9-11 13:34:27 | 显示全部楼层
非常感谢,我竟然只有data,没有guide, 小朋友问我要也是尴尬啊
发表于 2019-10-13 11:06:06 | 显示全部楼层
很全的哟
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 11:55 , Processed in 0.026616 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表