在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (97) |订阅

IC验证讨论 今日: 0|主题: 6695|排名: 36 

[求助] uvm reg_model 求助  ...2 109010118 2015-5-28 166935 ForrestZhang719 2019-3-5 16:46
[求助] verdi仿真有问题 attach_img 天亮,落日以后 2019-2-25 52037 icegoat 2019-3-5 08:55
[求助] 建不建立参考模型跟功能覆盖率有直接关系吗 851018986@qq.co 2019-3-1 31495 nativeda 2019-3-4 22:31
[求助] 求共享VMM或者UVM的student guide attachment  ...2 star85802 2013-7-31 114489 apollo80525 2019-3-4 21:47
[原创] 学习方向迷茫 阳光夏向日葵 2019-2-26 92166 86497689 2019-2-28 17:48
[求助] 求助:验证做到什么程度的标准是怎么考量的 traveller123 2019-2-25 92038 xuzhonglong 2019-2-27 22:35
看看台积电的老张头是怎么成功的 attachment  ...23456..27 ksj116 2009-10-11 26647763 trancongha 2019-2-26 17:57
[调查] 求教验证老人们,各位与设计工程师的发展轨迹比较  ...23 Rinoa 2016-3-3 2513393 trancongha 2019-2-26 17:50
[求助] NCVerilog统计覆盖率问题  ...2 似水如烟 2017-4-7 109045 trancongha 2019-2-26 17:44
[求助] UVM验证环境如何实现write|read_system_mem()的front-door访问模式? attachment RNA2012 2019-2-6 93220 luyuan_0922 2019-2-26 14:18
[求助] uvm中如何添加systemc编写的参考模型 guo555long 2012-10-25 33434 jing0806forever 2019-2-26 14:13
[原创] system verilog中automatic类型 attachment  ...2 RichKoala 2016-12-14 129304 satailama 2019-2-24 03:34
[求助] VCS进行simprofile统计,得到的结果怎么解读,kernel占这么多 attach_img chaozhanghu 2019-2-14 03640 chaozhanghu 2019-2-14 00:29
[求助] redhat 5.5版本,使用IES仿真时Simvision界面的文本框无法输入 chaozhanghu 2019-2-12 01612 chaozhanghu 2019-2-12 23:27
[求助] 大神指导一下-ntb_opts这个选项 rxg111sc 2015-12-5 25537 gushenglin 2019-2-12 10:59
[求助] 关于sequence位置的问题  ...2 e_epsh 2018-4-21 135920 chaozhanghu 2019-2-11 23:56
[讨论] uvm验证和fpga原型验证哪种用得比较多 lalala. 2018-12-26 43953 chaozhanghu 2019-2-11 23:38
[转贴] ZZ:我对《UVM实战(卷1)》的一些看法  ...23 qiang0204 2014-10-20 2113211 alyssa_injd 2019-2-11 16:22
[招聘] 【上海】ASIC验证,SOC验证,RTL验证 ICerChen 2019-1-17 21706 ranqi 2019-2-2 17:44
[招聘] [巨头企业-SOC验证专家-杭州、上海]-急招 LinyLin 2019-1-16 31506 ranqi 2019-2-2 15:40
[求助] 请教:sv里面运用extern virtual task的好处是什么  ...2 kahn01011 2013-4-24 1111156 jiegeng66 2019-2-1 23:51
[求助] 关于参数化的参数,请教一个sv的语法问题 logue 2016-1-10 52811 jiegeng66 2019-2-1 23:42
[原创] 无盘工作站 vmware synopsys licence gerry1812 2011-12-21 22925 zisa 2019-1-31 14:30
[求助] sv父类子类句柄赋值问题 kaka_fox 2018-7-17 73676 kshuang 2019-1-31 02:18
[讨论] systemverilog function task问题请教  ...2 uunn69 2018-8-6 176591 kshuang 2019-1-31 02:12
[招聘] 【武汉-社招来了-数字验证-音频算法】 LinyLin 2019-1-22 11358 kshuang 2019-1-30 20:37
[求助] sdf反标的时候怎么屏蔽有些模块 - [阅读权限 255] 851018986 2019-1-18 3341 kshuang 2019-1-30 20:36
[讨论] IC验证前景怎么样 lalala. 2018-12-22 42663 kshuang 2019-1-30 20:19
[招聘] 新成立,背景牛的国内芯片公司招聘IoT方向职位 louiswang1978 2019-1-30 01464 louiswang1978 2019-1-30 11:09
[求助] systemverilog .sv和.svh文件的区别  ...2 allencherry 2014-11-5 1113654 jiegeng66 2019-1-26 16:30
System Verilog 中队列的使用问题  ...2 figoshu 2009-9-25 1722553 jiegeng66 2019-1-26 16:23
[求助] 动态数组有什么特性是队列不能替换的 什么情况下必须要用动态数组 maomaogou 2018-12-3 41656 jiegeng66 2019-1-26 16:04
[原创] 【求助】Questasim10.4e 安装后,出现如下两个异常现象 yangjz7032 2019-1-26 01075 yangjz7032 2019-1-26 10:09
[求助] 寻求VCS 能够支持system verilog 的license  ...23 creese 2011-9-4 2014460 rango_1 2019-1-24 21:16
[求助] systemverilog coverage transition luyuan_0922 2019-1-22 32633 luyuan_0922 2019-1-22 16:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 07:24 , Processed in 0.027114 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块