在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2637|回复: 2

[讨论] systemverilog源文件中包含verilog2001的keyword怎么仿真

[复制链接]
发表于 2017-5-17 17:57:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在用Candence最新的仿真工具Xcelium中的MCE功能仿真,生成的ske.sv文件中包括了verilog2001中的keyword config...endconfig,同时也包含了systemverilog的代码,请问大家有知道在这种情况下怎么办吗?非常感谢
发表于 2017-5-18 17:17:24 | 显示全部楼层
sv支持configure语法
发表于 2019-12-13 13:23:58 | 显示全部楼层
请问用下来效果如何?我试着RTL仿真,发现mce还没有单引擎速度快,差了好几倍速度,不知道什么原因。连同dump波形一起,没有VCS速度快
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:36 , Processed in 0.014829 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表