在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5192|回复: 4

[求助] Gate level simulation时,add_seq_delay适合什么场景?

[复制链接]
发表于 2019-12-18 14:03:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟初次做门仿,请教各位大神,在什么情况下需要使用add_seq_delay?
现在遇到一个问题,如果使用这个option,会引入delay value的X态。
但是不加,发现会有hold问题。


微信图片_20191218140330.png
发表于 2019-12-18 17:52:11 | 显示全部楼层
门级仿真需要使用sdf文件,如果不使用sdf文件,则使用notimingcheck 和mode_delay_zero选项不做时序检查
发表于 2019-12-18 17:55:36 | 显示全部楼层
add_seq_delay是什么工具的选项?我上面是指vcs的选项
发表于 2019-12-18 18:03:22 | 显示全部楼层
一般是有UDP的时候,加delay时需要用这个选项,负责一般不用这个
发表于 2019-12-19 18:58:45 | 显示全部楼层
使用SDF就不要加了,纯门级可以加。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:19 , Processed in 0.020130 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表