UPF仿真VSS口处理

猪孩宝宝

最近做UPF仿真的时候被VSS接口困扰了。
问题如下： 一般顶层电源口VDD/VSS会在tb里给供电supply_on（VDD, 1） supply_on(VSS,0)
供电之后VDD和VSS在波形里显示是FULL_ON状态，电压值分别为1和0.
然后当我用connect_supply_net链接RAM模型的VDD/VSS口到UPF的供电口上之后，会发现RAM的VDD和VSS的值显示都是高电平，这样RAM模型就会一直输出X态（RAM模型只有在VDD==1,VSS==0时候才正常工作）

求教各位大神，如何处理这个问题。（VSS并不能supply_off这样会导致ISO/PS都被关掉）

saipolo

或许你对supply_on或者这个$supply_on系统函数理解有误，supply_on的仿真语意是，比如supply_on("VSS", 0)的语意是，如果VSS字符串所代表的supply_port或者supply_net如果电压是0v及以上那么你通过波形查看器抓到的supply_net那根线就是high/1值。再比如supply_on("VSS", 3.3)，那么supply_net是大于等于3.3v以上才为high/1值，小于这个门限值就是low/1值。通常认为0v那么supply_net就是low/1值，如果不考虑regulator振荡过程，那么这时候我们tb.v中一般是不用专门写VSS的supply_on的，仿真器默认VSS的supply_net是low/1值。
我是赛宝龙，欢迎关注赛宝龙的微信公众号：赛宝龙。
有疑问我们可以再讨论。