在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2274|回复: 3

[求助] 怎么避免reset阶段的时序检查?

[复制链接]
发表于 2019-11-21 10:32:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
后仿过程中,常发现在reset阶段的timing violation, 如何做到在reset阶段不做timing check呢?
发表于 2019-11-22 14:33:50 | 显示全部楼层
reset阶段应该都没有信号才对,怎么会出violation呢?
你是做的full chip后仿,还是block  level的后仿?
发表于 2019-11-22 16:53:08 | 显示全部楼层
可以通过$disable_warning("timing")来关闭violatoin的打印信息,只有IES支持。
也可以在tcl文件中加入tcheck语句来关闭:
tcheck {harness} all -msg -disable -r
打开的话,把disable改为enable即可,{}里面是需要控制的层次。
发表于 2019-12-21 12:38:58 | 显示全部楼层
reset阶段如果出现因为时序检查而导致的不定态传递仿真无法进行,一般都是在此阶段force,然后release,这是最实用,也用的最多百试不爽的通用方法。在后仿,特别是por阶段,usb,pll等ip输出不定态都是这么处理。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:34 , Processed in 0.015809 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表