在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (108) |订阅

IC验证讨论 今日: 0|主题: 6890|排名: 19 

[求助] [求助]VCS编译通过生成不了simv attach_img yehxw 2013-11-5 34062 燕南飞 2020-2-10 20:05
[原创] 第一帖---Phase机制的理解 DKCJ02 2020-2-6 23233 warewise6836 2020-2-9 20:32
[求助] uvm fifo new函数 乐在其中296 2020-2-5 21838 gaurson 2020-2-6 18:24
[讨论] c语言在ic验证中有什么验证场景呢  ...2 lalala. 2019-4-11 175034 qinyuc 2020-2-6 13:53
[求助] 请教systemverilog中clocking问题 attach_img  ...234 decade 2010-3-13 3622662 zhangyan_chd 2020-2-5 10:23
[讨论] SystemVerilog事件触发时延问题 似水如烟 2015-4-29 94470 zhangyan_chd 2020-2-4 14:29
[求助] 关于sv中ref的使用问题  ...2 liliwa 2016-1-28 139867 zhangyan_chd 2020-2-4 10:08
[求助] 以后想从事验证工作有没有必要报培训机构?  ...2345 qxc 2018-3-18 4216035 mcm908911 2020-1-31 22:15
[求助] rom bist仿真问题  ...2 liqiang998 2015-11-12 124800 hzsunw 2020-1-30 15:21
[求助] ncelab DPI-C export使用問題 attach_img tezhi 2018-1-16 43350 hzsunw 2020-1-30 14:56
[原创] 验证 Timberlake666 2019-12-15 93143 madpiano 2020-1-22 00:25
[求助] uvm在vcs软件上仿真的时候为什么函数里面的信号都加不到波形上 attach_img 851018986 2018-1-20 74186 cedric_liu 2020-1-17 23:15
[求助] vcs kdb选项加上upf一起编译出错 phoenixkyle 2019-12-30 23338 phoenixkyle 2020-1-14 12:06
[求助] verdi怎么把hier层次抓出来 attach_img zuiqiangzhe 2019-12-26 33693 gychen1993 2020-1-14 07:58
[求助] 小白求助,为什么下面这段代码中变量的随机化会失败? attach_img leine 2020-1-5 72079 leine 2020-1-11 20:59
[原创] UPF仿真VSS口处理 猪孩宝宝 2020-1-11 12858 saipolo 2020-1-11 19:42
[求助] 模块验证和soc验证有什么区别 新人帖 chenqingxian 2020-1-10 23646 chenqingxian 2020-1-11 14:29
[求助] 为什么小面这段代码的trans随机化有问题? attach_img leine 2020-1-3 62489 a165300956 2020-1-11 08:43
[原创] 刷题 Timberlake666 2020-1-7 93808 Timberlake666 2020-1-10 13:21
[求助] monitor相关的几个问题 新人帖 Vline 2019-11-18 32384 Vline 2020-1-7 11:25
[求助] system verilog不同线程可以公用task吗? 静心聆听 2019-4-30 22268 justin371 2020-1-7 11:15
[求助] verdi 创建temporate flow view 失败 西瓜快走 2020-1-3 11891 A1985 2020-1-5 21:52
[求助] interface里面定义了wire类型变量,在driver里面如何赋值?  ...2 宋凡 2019-10-25 194795 喀什的哈斯光大 2020-1-3 16:56
[求助] 请问不同seed run出来的覆盖率可以合并吗? 新人帖  ...2 13585652748 2019-11-28 114090 liuchaogogo 2019-12-25 14:17
[求助] 关于systemverilog的dist问题 静心聆听 2019-12-6 64112 dddddtian 2019-12-24 16:26
[求助] 请教下,关于UVM+VCS 下license的问题 新人帖 e2top_lxj 2019-12-23 01747 e2top_lxj 2019-12-23 23:36
[求助] 请教个关于UVM里面的例子如何运行的菜鸟问题 meijingguoyu 2013-12-27 53104 gongchengshi 2019-12-23 22:16
[求助] sv里面怎么把字符串变成原来的类型 nudtfei 2019-12-20 31734 mcm908911 2019-12-23 10:46
[求助] 信号路径引用带有变量问题 zhangdeshuai 2019-12-19 31664 gaurson 2019-12-21 17:13
[求助] 求助:vcsmx200606和verdi的link问题----特别感谢!  ...2 kurtcxw 2011-3-3 118672 saipolo 2019-12-21 15:15
[求助] 怎么避免reset阶段的时序检查? dragontail 2019-11-21 32688 saipolo 2019-12-21 12:38
[招聘] 上海浦东招聘IC验证工程师  ...2 chrissirhc 2018-11-23 104320 chrissirhc 2019-12-20 11:40
[求助] vcs网表仿真特别的慢都是什么原因 851018986 2019-12-18 23374 saipolo 2019-12-19 21:37
[求助] Gate level simulation时,add_seq_delay适合什么场景? attach_img aquasnake 2019-12-18 46097 gaurson 2019-12-19 18:58
[求助] 脚本搭建UVM验证平台 静心聆听 2019-9-24 92441 east1203 2019-12-19 11:57
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-22 01:07 , Processed in 0.029436 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块