发一个vcs（vhdl+verilog）运行的可用makefile文件

MyMuMu · 发表于 2015-10-19 09:56:44

您需要登录才可以下载或查看，没有账号？注册

x

makefile.docx (14.67 KB, 下载次数: 205 )

欢迎下载使用

whzwwj1979 · 发表于 2015-10-25 23:42:28

thanks@@@@@@@@

jeffej · 发表于 2015-11-17 18:10:45

发一个vcs（vhdl+verilog）运行的可用makefile文件

bright46 · 发表于 2017-3-16 14:31:24

看看。谢谢。

turkman · 发表于 2017-10-25 14:11:30

many thanks

luyuan_0922 · 发表于 2017-11-3 16:31:10

thanks for sharing!

542002990 · 发表于 2018-8-27 13:25:06

thanks for sharing!

kkei456 · 发表于 2018-8-30 10:19:57

Thank you so much

duguhong · 发表于 2018-9-1 13:40:56

感谢分享

janelea · 发表于 2018-9-15 17:57:49

看了,一般般么

[资料] 发一个vcs（vhdl+verilog）运行的可用makefile文件