设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 发一个vcs（vhdl+verilog）运行的可用makefile文件 ...
12
返回列表 发新帖
楼主: MyMuMu

[资料] 发一个vcs（vhdl+verilog）运行的可用makefile文件

[复制链接]
reptilian99
发表于 2018-9-17 03:23:02 | 显示全部楼层
interesting
回复 支持 反对

举报

reptilian99
发表于 2018-9-17 03:25:34 | 显示全部楼层
thank you
回复 支持 反对

举报

reptilian99
发表于 2018-9-17 03:26:56 | 显示全部楼层
more interesting sw and informations from EDA
回复 支持 反对

举报

365994596
发表于 2020-3-15 10:41:37 | 显示全部楼层
啊哦 瞅一眼
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-21 12:13 , Processed in 0.025424 second(s), 17 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表