在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (109)|订阅

IC验证讨论 今日: 0|主题: 6932|排名: 11 

[求助] 对于DC后仿真和PT后仿真的困惑 西门电工 2018-12-27 24884 西门电工 2019-1-2 20:59
[求助] 一个uvm仿真问题 lalala. 2018-12-31 62532 gaurson 2019-1-2 20:24
[讨论] IP的 验证算是模块级还是系统级 lalala. 2018-12-30 23063 dtyuzhou 2019-1-2 17:17
[求助] Vcs编译除了点问题,大神帮我看一下 lalala. 2018-12-30 21980 lalala. 2018-12-30 16:40
[求助] 电路计算 Zhaoyang_Mu 2018-12-30 01711 Zhaoyang_Mu 2018-12-30 11:22
[求助] IC5141引用calibre问题 yatn 2012-2-16 55512 xiaoyunbaixue 2018-12-29 17:26
[求助] 请教一个UVM的环境的实现问题 wc2shj 2018-12-23 41967 fangxing523 2018-12-28 17:18
[求助] 关于网表仿真的一些探讨和疑问 西门电工 2018-12-25 24316 西门电工 2018-12-25 20:26
[原创] 今天早上复习了DPI,发现cadence的sysverilog.pdf上gcc编译c语言少了个选项  ...2 bright1224 2010-12-29 1518250 tanbobobobobo 2018-12-25 19:47
[讨论] 寄存器模型ral 诸葛小天 2018-12-14 32501 770498962 2018-12-24 15:17
[求助] 求包含VCS的rehat 虚拟机 lynn414 2014-12-16 11843 天亮,落日以后 2018-12-24 14:22
[求助] vcs仿真错误  ...23 zhangjunxf 2014-6-24 2217170 jeff205952 2018-12-23 23:54
[讨论] 关于验证soc芯片中cpu代码问题的讨论  ...2 caicaixuehua 2012-12-15 128870 Andy126 2018-12-22 16:06
[求助] delay generation Zhaoyang_Mu 2018-12-17 42594 Zhaoyang_Mu 2018-12-20 15:15
[求助] 请教一个问题如果使用ncverilog编译UVM库 - [已解决]  ...2 jamesning 2018-4-5 1211711 lzj126 2018-12-19 17:53
[原创] dve打不开,请求大神指点 江湖浮萍 2018-9-25 23213 我没逗你玩儿 2018-12-19 11:43
[求助] quartus调用modelsim做RTL仿真时报不产生IP核模型文件 且听风吟098 2014-9-12 34445 edwardk 2018-12-18 18:06
[求助] 小弟求助,关于Verdi使用  ...2 yangcosta 2011-11-21 1412218 Andy126 2018-12-17 14:18
[求助] HDL designer不能识别parameter,check时报错 且听风吟098 2016-6-23 12874 tazngxi 2018-12-17 13:23
[求助] 菜鸟来问:verilog怎么调用systemc的module?  ...2 oscillator_cn1 2011-3-15 127144 Andy126 2018-12-16 15:07
[求助] systemc中这么一段Makefile文件是什么意思 chibijia 2009-12-15 67459 Andy126 2018-12-16 12:58
[求助] systemc与verilog联合仿真 lilyzhong 2014-4-24 97247 Andy126 2018-12-16 12:05
[求助] 关于UVM使用DPI,能否从C语言中调用sequencer里面的task  ...2 iyaowu 2015-6-11 137654 Andy126 2018-12-16 12:01
[求助] 关于张强的uvm实战,问一个很白痴的问题。 iyeloer 2018-7-3 22791 uiwjyb 2018-12-15 14:17
[转贴] Questa ADMS模数混合仿真介绍 oilsite 2013-5-2 85482 gouleb 2018-12-14 18:17
[原创] 求助:xilinx的IP带key,怎么在ncsim中仿真。 powermm 2018-12-14 01819 powermm 2018-12-14 14:12
[求助] SystemVerilog随机化约束的问题  ...234 seekerlee 2011-7-26 3222961 chenyunxin 2018-12-14 12:15
[求助] 求助!mentor 的veloce谁用过 eherezy 2016-5-6 32274 爱吃油条 2018-12-12 15:42
[求助] UVM中全局变量 zhangyewen 2017-2-8 75658 皮皮来了 2018-12-12 15:03
[求助] 求offer比较。。。ADI、marvell、verisilicon dyslmt 2014-11-25 64843 rnistake 2018-12-11 19:07
[求助] 模块、子系统、和系统三者验证区别是什么?是否都可以跑c来验证? 爱吃油条 2018-12-11 11581 爱吃油条 2018-12-11 11:53
[求助] 关于UVM register model的bus2reg函数 - [已解决] cmgit 2013-11-6 35555 tangzhao_01 2018-12-11 09:16
[求助] cadence中QRC中Extraction中的FS extration mode是什么意思 the_second 2018-12-7 11922 the_second 2018-12-8 11:18
[求助] 关于uvm_printer simonhqz 2018-11-28 32876 simonhqz 2018-12-7 10:30
关于SystemVerilog的系统任务与函数 zhang_yz83 2009-8-10 47875 tiennguyen 2018-12-7 00:37
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-19 05:29 , Processed in 0.023722 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块