如何用systemverilog为有CPU读写寄存器的模块创建验证平台

gata8848 · 发表于 2013-10-13 17:42:28

把这个transaction定义得大一点，把你的4个步骤一次性全部产生出来。然后到driver里面去发送。你觉得OK不？

gata8848 · 发表于 2013-10-13 17:45:39

你这个4步的数据，我感觉也没多少相关性，一次性产生出来，然后driver想如何处理就如何处理了

oceanyt · 发表于 2013-10-25 11:12:32

这个比较复杂学习了！

helen_wang85224 · 发表于 2013-12-17 14:31:47

帮顶,同学习

tangchaodefeng · 发表于 2013-12-28 20:37:21

感觉说的很专业，受教了。
既然，已经确定了配置是在前面就会执行的为什么不能直接做成有一定顺序的呢？
还有，cpu_cfg写成一个单独的task也可以将genarator产生的数据当成参数传递进去，为什么说不行呢？

zhouyang123 · 发表于 2017-12-11 21:47:54

您好，我也在做跟您相似的工作，我想请教你一下，你是怎么通过总线配置的寄存器的？
我这里要用apb配置ref_model里的寄存器，不使用寄存器模型。
求教了！！！

fangxing523 · 发表于 2018-2-11 10:27:34

我觉得是不是可以用UVM的结构做，你可以封装一个sequence_base,在它的body()中完成uvm_do你的那四个寄存器，然后你的所有case都extends刚才的sequence_base,在你的所有case的body中，写上super.body()即可实现四个寄存器的配置。我目前所有的case需要初始化配置的部分都是这样做的。不知道我回答的合不合理，请大家指教！

wangzhanli12 · 发表于 2019-1-10 23:37:20

顶。。。

[求助] 如何用systemverilog为有CPU读写寄存器的模块创建验证平台

站长推荐 /1