求助：在systemverilog的task中只能用阻塞赋值么？

seabeam · 发表于 2014-4-12 12:17:32

回复 oscillator_cn1

task里面当然可以用非阻塞赋值了，毫无疑问的。贴你的代码出来，把编译错误 ...
xiaojigao 发表于 2013-12-27 09:35

登录/注册后可看大图

当然不是task里面就一定可以非阻塞赋值，标准里面写的很清楚：It shall be illegal to make nonblocking assignments to automatic variables.如果id是local variable那肯定会报错的

xiaojigao · 发表于 2014-4-15 15:32:25

回复 11# seabeam

我的意思是说，能不能非阻塞赋值和是不是task没关系，LZ想问是不是在task里面不能用非阻塞赋值，我的意思是，可以。
我估计他犯的错就是你说的这个原因，估计他的task是在class里面定义的，这样定义的id就默认是automatic变量。（class里面的task默认是automatic, module里面的task 默认是static）导致编译错误。

xiaojigao · 发表于 2014-4-17 15:25:20

回复 1# oscillator_cn1

"rvalid是在1550ns时刻拉高，本来应该这个时候就采集到id的"

在1550ns才开始驱动，难道不应该是在下一个周期才能采到么？

hoon · 发表于 2014-4-24 20:26:04

task中使用非阻塞赋值的前提是task是静态的，所以这个task要么是在module里要么是在静态class里。我记得是这样的。看看语法手册。

mmffss2007 · 发表于 2014-9-29 16:57:22

学学~~~~~

zsy5460 · 发表于 2019-5-21 14:29:12

账号		自动登录	找回密码
密码			注册

[求助] 求助：在systemverilog的task中只能用阻塞赋值么？

浏览过的版块

站长推荐 /2