soc whole chip level多个用例怎么实现只编译一次，全部用例都能仿真？大家有什么好的想法！

liuchaogogo · 发表于 2019-5-6 09:32:29

您需要登录才可以下载或查看，没有账号？注册

x

在chip级验证上，不同的用例需要不同的force，或者例化不同的仿真模型，或者always块，而且存在接口复用。这种情况下能实现一次编译，然后选择不同用例直接simv吗？请大家说说自己的想法啊。

gaurson · 发表于 2019-5-7 15:43:59

force可以，只要把所有force对应的处理编译出来，形成一个统一的文本，再编译的时候加进去即可，但必须要单独执行过一次用例才可以，也就是用于回归，不用于用例第一次执行。用仿真工具的分步编译方式可以得到这样的文件。

iwantto · 发表于 2019-5-7 22:44:35

把所有用例全部编译进去，再通过仿真参数args进不同的分支，不知道这样能不能实现

liuchaogogo · 发表于 2019-5-8 11:20:46

iwantto 发表于 2019-5-7 22:44
把所有用例全部编译进去，再通过仿真参数args进不同的分支，不知道这样能不能实现 ...

感谢回复。
我尝试过这样的方式，但是在分支中只能执行语句，而用例各自对应的alway块，接口复用，模块例化等如果都例化进去会互相干扰，只能放很多变量控制使能，造成用例很繁琐。

saipolo · 发表于 2019-5-8 16:13:03

通过plusargs可以实现诸如initial中不同分支的执行

saipolo · 发表于 2019-5-8 16:18:34

如果不同用例需要例化的bfm module不同，那么想只编译一次就能包含所有用例在理论上就是不可行的，module的实例是静态的，编译好了就不能改了，elaborate这个过程就是确立层次化连接关系的。

liuchaogogo · 发表于 2019-5-9 13:34:17

saipolo 发表于 2019-5-8 16:13
通过plusargs可以实现诸如initial中不同分支的执行

通过仿真参数能运行不同的分支，如果平台简单这样做挺好的。谢谢回复

[讨论] soc whole chip level多个用例怎么实现只编译一次，全部用例都能仿真？大家有什么好的想法！