利用uvm验证如何检查模块内部寄存器的值是否正确

hanjian518 · 发表于 2018-12-26 10:26:41

您需要登录才可以下载或查看，没有账号？注册

x

详细的说就是，我这里需要验证一个模块，这个模块内部的寄存器会随着时间和一些事件自动发生跳转，我该如何验证这些寄存器的值是否正确的变化，是通过比较读寄存器值产生的monitor监测到的数据与参考模型给出一个应该读到的寄存器值来验证正确，还是使用其他办法？？

851018986@qq.co · 发表于 2019-3-21 15:04:09

你好，请问楼主是后来怎么解决的，能说一下吗

yongyuan_3166 · 发表于 2019-3-25 17:49:41

就怕你这个寄存器值变化的太快，通过前门读的时候已经变拉。所以可以用后门实时检测这个寄存器的值。

forever_leng · 发表于 2019-3-26 17:50:00

assertion

gutiwuli · 发表于 2019-3-31 18:48:35

怎么比较都行。
连一根线放到interface上。然后放到monitor监控就行。
如果你非要用uvm的reg模块。需要对uvm_reg的期望值先进行管理。先predict，然后mirror就可以了。

如果你是cycle级的，就需要用后门操作。

桅杆 · 发表于 2019-4-1 11:19:31

感觉与参考模型比对是正解，不过参考模型的正确性需要人为进行确认。

太阳公子333 · 发表于 2019-4-1 14:26:51

学习了

hanjian518 · 发表于 2019-4-10 09:58:24

851018986@qq.co 发表于 2019-3-21 15:04
你好，请问楼主是后来怎么解决的，能说一下吗

后来是通过前门访问或者后门访问在测试用例里访问寄存器的值进行判断得到的，之前的遇到这个问题的原因是，对定向测试用例和随机测试的理解有些问题，不过现在这样做之后，我也不清楚对不对，就是能保证他能够按照设计的要求实现了的。

hanjian518 · 发表于 2019-4-10 09:59:46

yongyuan_3166 发表于 2019-3-25 17:49
就怕你这个寄存器值变化的太快，通过前门读的时候已经变拉。所以可以用后门实时检测这个寄存器的值。 ...

嗯嗯，有几个变得太快，就用到后门访问了，谢谢

~~

hanjian518 · 发表于 2019-4-10 10:00:38

forever_leng 发表于 2019-3-26 17:50
assertion

这个是怎么用啊，能简单讲一下么，就最普通的应用场合~

[求助] 利用uvm验证如何检查模块内部寄存器的值是否正确