数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31312|排名: 60

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 895 / 895 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..281	jackzhang 2024-11-29	2807119632	crysisfair 半小时前
隐藏置顶帖有奖下载(300信元+实物)：是德科技新型高功率ATE电源解决方案 ...2 3 4 5 6..8	论坛管理员-1 2025-11-3	7912465	efvgs 2 小时前
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..25	jackzhang 2025-7-8	24259926	zzlampn2kzz 12 小时前
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5661308	rizhi 2025-11-8 10:03
版块主题
	Yuki_IC2024-12-1	511141	zhh1242025-5-20 21:53
[原创] 手写Verilog用FPGA实现实时图像卷积，用Block Ram缓存图像 ...2	ccpp123 2022-3-15	106087	!5236860 2 小时前
[讨论] 在PT中如何得到单元的lib_name？	songhao 2012-6-27	12417	WNOPQ 4 小时前
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5 6	PayPal 2022-7-22	5629657	rvisk 7 小时前
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	890242933	zn1884683 7 小时前
[原创] 用AI设计芯片到了什么水平？	xiatianla 2025-6-17	41356	zxyglx 8 小时前
[讨论] 数字设计的你们都在用什么编辑器做coding呢 ...2 3 4 5	茶艾 2023-11-22	4112160	cihchenlin 11 小时前
[求助] innovus导入virtuoso后的netlist与layout的问题 New	Culoser 5 天前	5154	jinfeier 13 小时前
[原创] 提供芯片架构规划、模拟IP定制、前端设计、DFT测试、验证、物理设计、版图、流片、封装和测试服务+13862124271 New	plaza007 14 小时前	068	plaza007 14 小时前
[讨论] gvim插件推荐 New	cihchenlin 14 小时前	0164	cihchenlin 14 小时前
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2025-8-20	102992	Serm 前天 23:35
[求助] dso.ai报错	Deevice 2025-8-18	1561	wanglixu2005 前天 20:09
[原创] delta-sigma verilog程序 ...2	tyler861021 2018-5-21	176726	js666 前天 16:24
[资料] i2c verilog 非常详细的i2c学习心得 ...2 3	tuchengli 2021-5-17	208860	sparcman18 前天 10:15
[资料] Verilog学习资料	芯路 2025-11-21	3285	sparcman18 前天 10:13
[资料] PCIE资料	ICer_hao 2024-6-5	41395	chinest2010 前天 10:05
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6..8	艾艾小阳 2021-5-12	7319611	chinest2010 前天 10:02
[资料] 时间数字转换器（TDC）相关资料存储 ...2 3 4 5 6..7	清水潇湘 2016-8-22	6322772	chinest2010 前天 09:59
[资料] MIPI CSI-2 specification v3-0.pdf 2019最新版 ...2 3 4	Hermin 2022-3-9	3010203	張境前天 08:58
[求助] starrc或者qrc抽取后仿网表时，想要在instance环境下单独抽linstance的leafcell的rc New	zeddchu 6 天前	2122	zeddchu 前天 08:48
[资料] cortex-m0/m3/m33f/m4f 资料分享	shiinakaze 2025-11-30	9287	abc_def_ghi 3 天前
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2718423	hslvmn 3 天前
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	10059343	zhifengxun 3 天前
[统计] 应届生毕业工作意愿方向调查 ...2 3	固执的寻觅 2019-10-13	2321176	zxyglx 3 天前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..8	杰克 2021-7-10	7165296	1326870639 3 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..19	komatsu001 2016-10-27	182130480	zengjia1106 3 天前
[求助] formality报too complex怎么解决	orlye 2014-7-2	44512	lolina 3 天前
[求助] DC综合求助	jinfeier 2025-11-27	3189	jinfeier 3 天前
[讨论] apb5的wakeup信号可以接psel吗？？	scutlee 2025-11-27	1147	lolina 3 天前
[求助] DC综合时时序约束 get_pins data_reg/D找不到，但是在compile_ultra之后可以找到，请大神指点这.... ...2	yuming_ziyi 2022-12-16	166618	lolina 3 天前
[讨论] IO PAD有几种类型？？	scutlee 2025-11-6	6368	yexingren21 3 天前
[求助] ICC route之后verify_lvs报错floatng及短路问题	liuqlh 2024-2-29	31518	everhappy 4 天前
[求助] 关于时序约束求教 New	li8664228 4 天前	0107	li8664228 4 天前
	论坛管理员-12024-11-18	17740466	fpga_c2025-6-16 11:11
[讨论] nic400有什么用	scutlee 2025-11-29	1186	Serm 4 天前
[求助] innovus加tap instance的规则	Culoser 2025-11-29	2106	Culoser 4 天前
[求助] floorplan中core utilization大于1 New	Culoser 5 天前	2137	Culoser 4 天前

12 3 4 5 6 7 8 9 10 ... 895 / 895 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31312|排名: 60

快速发帖

浏览过的版块

站长推荐 /1