数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30126|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 7 8 9 10 ... 490 / 490 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 建立时间和保持时间不满足如何解决 ...2	歪枣树 2011-12-8	1416843	522526tl 2014-11-15 09:42
[求助] ise乘法器？？	chanon 2010-11-19	416818	mning_master 2010-11-20 13:00
[求助] 请教-------双口RAM的疑惑！！！ ...2	linyuanfei 2012-3-2	1516767	windyghj 2013-8-19 22:32
[求助] modelsim中如何将仿真波形保存为图片格式的文件	gavinc 2009-12-14	816752	yucaoxilin 2012-11-28 09:43
[求助] 请教一下，在ahb总线规范中的增量突发和回环突发分别是什么意思？ ...2	gerry1812 2010-11-17	1316738	琦不啦唧 2022-3-7 09:40
[求助] 求助！关于verilog 状态机的嵌套 ...2	Tristan90 2013-6-30	1316676	american007 2020-6-10 06:59
[求助] 关于跨时钟域单bit信号的同步问题 ...2 3 4	IC.Michael 2019-4-10	3816638	dcrfyq 2023-9-28 23:18
[求助] Aurora 8B/10B的问题 ...2 3 4	pflst90 2015-1-13	3316663	电子通信与工程 2019-4-17 11:08
[求助] xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束 ...2 3 4 5	一力为侵 2013-3-1	4616592	micdot 2018-6-27 11:41
[求助] 求书：FPGA Simulation: A Complete Step-by-Step Guide ...2 3 4	klopstock 2010-7-9	3616555	iwktd1220 2023-2-1 16:31
[求助] 最基本的问题？关于vivado 烧写bit，bin,mcs的区别	qiurijian 2017-10-31	316500	Andy126 2018-12-11 09:13
[求助] 关于DDR4的gear down mode	linghuqiubai 2014-11-2	616466	barbossa 2021-7-22 09:31
[求助] 有谁知道怎么在linux下安装vivado 吗？ ...2	hongyijia13 2014-9-12	1716265	ICnut 2018-11-8 09:01
[求助] Dmux来实现多位宽信号跨时钟域同步的问题。谢谢 ...2	青阳尘 2017-5-21	1016269	九州客 2022-3-26 09:58
[求助] 求助！上电后SRAM只第一次写有效？！	xingdong2hao 2013-7-25	516154	mrsolo 2013-7-25 19:41
[求助] 关于verilog的inout口的仿真问题 ...2 3	ve8736 2010-4-16	2316208	浩然若枫 2014-8-25 16:04
[求助] 关于数字IC设计与FPGA设计的区别 ...2 3	huikong2013 2014-4-10	2716076	wucaidai 2015-12-6 21:11
[求助] 关于DDR3的刷新周期 ...2 3	linghuqiubai 2014-10-29	2016145	dqwuf2008 2022-1-1 16:48
[求助] LATTICE FPGA 编译到MAP Design这一阶段出现错误，请帮忙分析下，谢谢各位大侠啦	naroo486 2010-2-21	316133	canito777 2012-8-19 07:41
[求助] xilinx fifo ip核 empty信号出错求指导 ...2 3	fan06081232 2013-5-12	2716028	南宫恨 2016-9-8 11:10
[求助] modelsim 仿真verilog时，报Missing instance name，什么原因？	xftang 2010-10-24	616098	heartofknight 2010-10-26 13:21
[求助] 关于DDR3的读写操作，看看我的流程对吗？ ...2 3	neufeifatonju 2014-2-28	2016002	AcedX 2016-5-10 20:51
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？ ...2 3 4	sages 2012-8-6	3116016	CZB的筱 2023-6-21 10:49
[求助] ram和cache有什么区别啊？？？ ...2	yic2000 2013-4-10	1615946	baihushan 2019-2-27 16:25
[求助] synplify 综合错误求助：Port on Chip drives PAD loads and non PAD loads	xdylang 2012-11-13	415953	冷面颠狂人 2013-3-3 19:40
[求助] verilog实现FFT和viterbi算法	441307320 2012-12-25	515883	orlye 2012-12-27 22:00
[求助] 关于截位的问题	691564736 2013-9-9	215806	hbhdzyj 2013-12-12 11:36
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1415730	cyt66 2024-4-24 15:02
[求助] modelsim仿真ddr2问题 ...2 3 4	easychen 2012-3-22	3915727	yhsy1002 2017-6-6 16:54
[求助] altera的tse ip核上板调试求助，卡了几天，请做过的朋友帮助一下，谢谢！ ...2 3 4 5	powermike628 2013-6-10	4015668	jimingchun 2024-4-1 15:49
[求助] 吞吐率应该怎么算 - [已解决] ...2	larlyii 2012-5-20	1415630	larlyii 2012-8-2 09:28
[求助] vcs+verdi混仿Verilog+vhdl的问题 ...2 3	keelinx 2009-12-30	2015558	rosshardware 2018-8-21 14:56
[求助] FPGA从IBUF到OBUF的最短路经 ...2	cuizehan 2011-3-25	1415527	cyzhai 2017-4-11 09:41
[求助] 请教一下同步fifo及异步fifo深度的计算原理及方法 ...2 3 4	qqiummo 2014-11-24	3115579	moon_y 2017-8-31 20:13
[求助] 能否用verilog实现实数的指数、对数和三角函数运算？ ...2	open82977352 2013-2-23	1115556	dragontown 2020-5-26 11:28

1 2 345 6 7 8 9 10 ... 490 / 490 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30126|排名: 9

快速发帖

站长推荐 /2