在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (163) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30995|排名: 6 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
公告 公告: 大附件建议上传在云盘,然后分享链接(可以自行设定下载积分) jackzhang 2025-1-14    
全局置顶 隐藏置顶帖 免费试用!高性能便携式示波器和电机驱动分析仪 attach_img 论坛管理员-1 2025-3-19 83283 时涛 2025-6-3 16:49
全局置顶 隐藏置顶帖 ISSCC 2008-2025 全集(论坛帖子链接汇总)  ...234 leonhao 2025-2-27 3015164 a056433j 3 天前
全局置顶 隐藏置顶帖 年薪:100万-150万 招聘高级模拟ic设计工程师! 创芯讲堂运营 2025-4-23 44629 牛马策划 2025-5-17 18:11
全局置顶 隐藏置顶帖 工业电子元器件物料在线查询下载  ...2345 jackzhang 2024-6-3 4828127 mjd888 2025-5-9 10:29
  版块主题   
Yuki_IC2024-12-151950zhh1242025-5-20 21:53
[求助] 边沿检测算法为什么不考虑CDC问题? New erwang 1 小时前 257 ljianlin 3 分钟前
投票 [求助] 职业规划建议【5G基站 or Modem/ISP】 New yooooPai 2 小时前 075 yooooPai 1 小时前
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9853192 Lotusy 1 小时前
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 7055267 871370416 3 小时前
[资料] Verilog高级数字系统设计技术与实例分析_(美)Kishore Mishra著_北京:电子工业出版社_2018.0... attach_img 魏凯 2022-9-1 62664 魏凯 3 小时前
Virtuso Layout Editor快捷键归纳  ...2 robin__qiu 2008-7-3 1115226 yyds10086 4 小时前
[资料] DDR4_JESD79-4 DDR4数据手册中文翻译 attachment xf2016 2025-3-14 8573 xf2016 5 小时前
[原创] 寄存器是否带复位 New 夏尔 6 天前 7349 wmyuestc 5 小时前
[求助] dft后仿出现timingviolation的问题 New dick1 昨天 21:19 1113 kk2009 12 小时前
[原创] Arm designstart 新人帖 attach_img New shiinakaze 昨天 09:16 3222 轩辕志瑜 昨天 21:54
[原创] 写了个25g 以太网的fec rs(528,514)  ...2 jennytanxx 2022-8-23 134012 fengzhishang58 昨天 18:36
[求助] apb总线的psel和penable信号的意义是什么呢? qwer2016 2018-10-3 66997 erwang 昨天 18:18
[求助] DFI转换成FPGA的phy接口 新人帖 attach_img  ...2 ht_lch 2021-10-17 123529 飞飞学飞 昨天 17:12
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗? albe2t 2024-6-6 83736 watern 昨天 17:11
投票 [讨论] 这样写代码是不是应该叉出去!  ...2 yangqi666 2024-10-6 167030 Patrick0809 昨天 16:38
[求助] FlexNoc 新人帖 AleMin 2024-10-8 31051 Neverlandx 昨天 15:56
[求助] 用VCS仿真xilinx mig的example design 出错 古镜子 2016-7-29 64982 叶逸昇 昨天 15:52
[求助] spi client端,读取sclk信号时,为什么都没有考虑过亚稳态问题啊 New erwang 前天 17:17 4235 erwang 昨天 14:39
投票 [统计] 大家用哪家FPGA公司的产品  ...23456..18 thomas66 2012-4-6 17686192 871370416 昨天 14:31
[求助] 请教一个本质的问题,双口ram和fifo为什么可以在多时钟域里安全工作呢? New erwang 昨天 11:29 1200 liuguangxi 昨天 13:13
[资料] 《SDRAM那些事》第一季 attachment  ...23 bandaotihezi 2021-2-3 226547 Xiaoming61 昨天 11:35
[求助] VCS2018 License指向错误 attach_img w_kavin 2021-12-15 42071 叶逸昇 昨天 10:30
[求助] MountRiver studio编译RV32I的coremark遇到压缩指令 新人帖 attach_img New homelander 昨天 10:10 0117 homelander 昨天 10:10
悬赏 [求助] DWC_pcie_ctl_dm_reference & databook - [悬赏 100 信元资产] 彼岸之花 2024-3-4 22443 yangke166 昨天 09:42
投票 [求助] 该学哪门语言?SystemVerilog VS SystemC  ...23456..26 albe2t 2011-11-22 260142696 871370416 前天 21:52
悬赏 [求助] 求助 HBM2 High Bandwidth Memory JESD235B/JESD235C spec - [悬赏 100 信元资产] attachment  ...23 tonyho0119 2020-5-29 309689 嵘儿 前天 20:24
[求助] 亚稳态探讨 纸鸢Ame 2025-2-14 10911 erwang 前天 17:18
投票 [求助] Memory compiler生成的单口RAM的verilog model仿真发现不能正常读写??? 新人帖 attach_img james_guo 2020-11-8 104879 魏凯 前天 15:01
[原创] ip交流  ...23456..30 Beninggg 2023-8-7 29017305 Vincent9794 前天 13:18
[求助] ISE和modelsim联合仿真中,ISE编译库并复制到modelsim的库路径后显示为空 新人帖 attach_img New 神传 3 天前 2160 神传 前天 11:06
[原创] SMIC TMSC UMC 晶合流片代工 全线MPW服务 13506686675 attach_img 晶圆搬运队 2025-3-11 4834 晶圆搬运队 前天 10:11
[资料] DDR5 specification 中文翻译 attachment  ...2 xf2016 2025-3-14 121339 xf2016 前天 09:11
论坛管理员-12024-11-1817626746ness2025-5-14 09:37
[资料] VLSI digital design with verilog 2ed 新人帖 attachment  ...2 memory0012 2021-10-28 173446 User1123 前天 05:16
[原创] NVMe IP高速传输却放弃XDMA模块设计之2 attach_img New xianuser 4 天前 2372 xidianuser 3 天前
[讨论] 今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题? attach_img digest  ...23456..15 hiwzy 2016-9-11 143101260 zjq125478 3 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 15:20 , Processed in 0.030298 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块