数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30995|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖免费试用！高性能便携式示波器和电机驱动分析仪	论坛管理员-1 2025-3-19	83283	时涛 2025-6-3 16:49
隐藏置顶帖 ISSCC 2008-2025 全集(论坛帖子链接汇总) ...2 3 4	leonhao 2025-2-27	3015164	a056433j 3 天前
隐藏置顶帖年薪:100万-150万招聘高级模拟ic设计工程师！	创芯讲堂运营 2025-4-23	44629	牛马策划 2025-5-17 18:11
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5	jackzhang 2024-6-3	4828127	mjd888 2025-5-9 10:29
版块主题
	Yuki_IC2024-12-1	51950	zhh1242025-5-20 21:53
[求助] 边沿检测算法为什么不考虑CDC问题？ New	erwang 1 小时前	257	ljianlin 3 分钟前
[求助] 职业规划建议【5G基站 or Modem/ISP】 New	yooooPai 2 小时前	075	yooooPai 1 小时前
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9853192	Lotusy 1 小时前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..7	杰克 2021-7-10	7055267	871370416 3 小时前
[资料] Verilog高级数字系统设计技术与实例分析_（美）Kishore Mishra著_北京：电子工业出版社_2018.0...	魏凯 2022-9-1	62664	魏凯 3 小时前
Virtuso Layout Editor快捷键归纳 ...2	robin__qiu 2008-7-3	1115226	yyds10086 4 小时前
[资料] DDR4_JESD79-4 DDR4数据手册中文翻译	xf2016 2025-3-14	8573	xf2016 5 小时前
[原创] 寄存器是否带复位 New	夏尔 6 天前	7349	wmyuestc 5 小时前
[求助] dft后仿出现timingviolation的问题 New	dick1 昨天 21:19	1113	kk2009 12 小时前
[原创] Arm designstart New	shiinakaze 昨天 09:16	3222	轩辕志瑜昨天 21:54
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	134012	fengzhishang58 昨天 18:36
[求助] apb总线的psel和penable信号的意义是什么呢？	qwer2016 2018-10-3	66997	erwang 昨天 18:18
[求助] DFI转换成FPGA的phy接口 ...2	ht_lch 2021-10-17	123529	飞飞学飞昨天 17:12
[原创] 数字IC设计(IC前端\|FPGA\|ASIC)方向可以发sci论文吗？	albe2t 2024-6-6	83736	watern 昨天 17:11
[讨论] 这样写代码是不是应该叉出去！ ...2	yangqi666 2024-10-6	167030	Patrick0809 昨天 16:38
[求助] FlexNoc	AleMin 2024-10-8	31051	Neverlandx 昨天 15:56
[求助] 用VCS仿真xilinx mig的example design 出错	古镜子 2016-7-29	64982	叶逸昇昨天 15:52
[求助] spi client端，读取sclk信号时，为什么都没有考虑过亚稳态问题啊 New	erwang 前天 17:17	4235	erwang 昨天 14:39
[统计] 大家用哪家FPGA公司的产品 ...2 3 4 5 6..18	thomas66 2012-4-6	17686192	871370416 昨天 14:31
[求助] 请教一个本质的问题，双口ram和fifo为什么可以在多时钟域里安全工作呢？ New	erwang 昨天 11:29	1200	liuguangxi 昨天 13:13
[资料] 《SDRAM那些事》第一季 ...2 3	bandaotihezi 2021-2-3	226547	Xiaoming61 昨天 11:35
[求助] VCS2018 License指向错误	w_kavin 2021-12-15	42071	叶逸昇昨天 10:30
[求助] MountRiver studio编译RV32I的coremark遇到压缩指令 New	homelander 昨天 10:10	0117	homelander 昨天 10:10
[求助] DWC_pcie_ctl_dm_reference & databook - [悬赏 100 信元资产]	彼岸之花 2024-3-4	22443	yangke166 昨天 09:42
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	260142696	871370416 前天 21:52
[求助] 求助 HBM2 High Bandwidth Memory JESD235B/JESD235C spec - [悬赏 100 信元资产] ...2 3	tonyho0119 2020-5-29	309689	嵘儿前天 20:24
[求助] 亚稳态探讨	纸鸢Ame 2025-2-14	10911	erwang 前天 17:18
[求助] Memory compiler生成的单口RAM的verilog model仿真发现不能正常读写？？？	james_guo 2020-11-8	104879	魏凯前天 15:01
[原创] ip交流 ...2 3 4 5 6..30	Beninggg 2023-8-7	29017305	Vincent9794 前天 13:18
[求助] ISE和modelsim联合仿真中，ISE编译库并复制到modelsim的库路径后显示为空 New	神传 3 天前	2160	神传前天 11:06
[原创] SMIC TMSC UMC 晶合流片代工全线MPW服务 13506686675	晶圆搬运队 2025-3-11	4834	晶圆搬运队前天 10:11
[资料] DDR5 specification 中文翻译 ...2	xf2016 2025-3-14	121339	xf2016 前天 09:11
	论坛管理员-12024-11-18	17626746	ness2025-5-14 09:37
[资料] VLSI digital design with verilog 2ed ...2	memory0012 2021-10-28	173446	User1123 前天 05:16
[原创] NVMe IP高速传输却放弃XDMA模块设计之2 New	xianuser 4 天前	2372	xidianuser 3 天前
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ ...2 3 4 5 6..15	hiwzy 2016-9-11	143101260	zjq125478 3 天前

12 3 4 5 6 7 8 9 10 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30995|排名: 6

快速发帖

浏览过的版块

站长推荐 /1