设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (140) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30260|排名: 7 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 121070 穹学溟 昨天 11:28
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...23456 james2007 2024-2-23 5431842 ronyeh 2024-5-29 21:57
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 815177 hzmscut 2024-5-24 16:35
  版块主题   
[求助] M系列的MAC上可以安装Synopsys家的软件吗 新人帖 New NIISICD 1 小时前 123 saipolo 半小时前
[求助] MIPI DPHY半双工带宽 New pds懒洋洋 1 小时前 020 pds懒洋洋 1 小时前
[求助] 求 soundwire spec 文档！ 新人帖 Tengtengteng 2024-5-31 2153 Tengtengteng 2 小时前
[讨论] vivado卡在technology mapping 是什么意思？？？ scutlee 2024-5-8 6263 774110102 2 小时前
[求助] 求助调试FPGA挂载NVME调试问题 New soul42667100 3 小时前 033 soul42667100 3 小时前
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 176112935 需要学点东西 3 小时前
[求助] xilinx的BRAM使用 New zhang_cc 3 小时前 049 zhang_cc 3 小时前
[讨论] PLL的输出时钟应该怎么约束？？ New scutlee 昨天 10:24 3134 freemanhans 5 小时前
[讨论] spyglass的模拟模块？？ New scutlee 7 小时前 058 scutlee 7 小时前
投票 [讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？  ...2 Mr.F_zyd 2023-10-18 164087 binnq 9 小时前
[求助] synplify XMR cross module reference 生成了black box icdv_后生 2024-5-26 1140 icdv_后生 9 小时前
投票 [统计] 应届生毕业工作意愿方向调查 agree  ...2 固执的寻觅 2019-10-13 1913786 a2532927 9 小时前
投票 [调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市  ...234 senasdf 2022-7-19 3715294 小鸟探戈 9 小时前
投票 [原创] 数字IC设计，硕士3年（本科4年）经验，月薪 helloamigos 2024-1-3 105106 胡了 9 小时前
[讨论] AXI Axcache[1]与4K边界处理 New dreamer21 昨天 21:00 174 dreamer21 昨天 21:04
投票 [调查] 数字IC设计硕士年收入起薪调查，自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6434367 wangchenglong 昨天 20:44
[求助] 镁光eflash模型 attachment  ...2 erli 2020-7-23 124253 z_zwh 昨天 20:16
悬赏 [求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决] New tdtlsh 昨天 16:10 186 puxiancheng 昨天 18:27
[求助] ccs库计算 New fangwang85 昨天 17:57 072 fangwang85 昨天 17:57
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗？ albe2t 2024-6-6 0203 albe2t 昨天 17:52
[求助] Spyglass power功耗分析怎么吃fsdb文件 New ty_xiumud 昨天 16:18 147 ty_xiumud 昨天 17:38
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..88 buley 2011-9-8 880196478 Wzh20040521 昨天 17:01
悬赏 [求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产] New tdtlsh 昨天 16:00 067 tdtlsh 昨天 16:00
悬赏 [求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产] New tdtlsh 昨天 15:56 065 tdtlsh 昨天 15:56
关于DC综合的几个问题。望各位不吝指教！ 东方之子yj 2008-3-31 815174 liuhao8365 昨天 15:03
[求助] 求IEEEpaper about I3C attachment kk2009 2024-2-27 5562 igolaps 昨天 14:02
[讨论] vivado有syntax error files New scutlee 昨天 10:08 152 A1985 昨天 13:51
[求助] 学习ICC New 鹅鹅鹅丶 昨天 12:02 062 鹅鹅鹅丶 昨天 12:02
[讨论] vivado的操作怎么queued？？ scutlee 7 天前 1100 acgoal 昨天 10:38
[讨论] spyglass怎么屏蔽一些模拟模块？？ New scutlee 昨天 10:33 078 scutlee 昨天 10:33
[求助] 关于触发与握手 New 关东煮游泳 3 天前 9182 小鸟探戈 昨天 10:15
[讨论] PLL的输入和输出时钟是同步时钟吗？？ New scutlee 前天 13:57 2140 scutlee 昨天 10:07
[资料] HBM2 High Bandwidth Memory JESD235C 新人帖 attachment  ...2 bt6767ak 2024-5-3 11378 love-centry 昨天 09:16
[原创] Verilog数字VLSI设计教程Lab05详细流程 attachment dreamer180 2019-11-16 31750 ic987ic 前天 21:46
[原创] Verilog数字VLSI设计教程Lab04详细流程 attachment dreamer180 2019-9-24 11371 ic987ic 前天 21:45
下一页 »
12345678910... 865下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-14 19:06 , Processed in 0.020235 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块