数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31054|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 671 672 673 674675676 677 678 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 有从事High-level Synthesis方面工作的吗？ ...2	yechangan 2010-1-20	108425	xiaobing2003 2011-3-15 09:45
[求助] 安装dsp builder 的问题	fengsining 2011-3-15	02078	fengsining 2011-3-15 09:05
[原创] quartus linux安装配置	PYGH 2010-9-16	23298	beifengwx1100 2011-3-14 20:09
[求助] FPGA板级调试，项目太大，求调试方案？？？？？	renninger1 2011-3-10	53061	mt0601 2011-3-14 19:48
[求助] synplify compile 时间过长	ldcyes 2011-3-14	22316	mt0601 2011-3-14 19:42
[求助] 有没有在debian下使用quartus10.1的大侠呀	subpicogram 2011-3-14	02023	subpicogram 2011-3-14 11:59
[求助] 怎样将一个24位宽的数据利用上升和下降沿分成12位输出？	380880847 2011-3-12	63524	yanshangzhao 2011-3-14 10:11
[求助] 求quartus增量编译的详细过程	歪枣树 2011-3-14	04502	歪枣树 2011-3-14 09:59
[求助] 帮帮忙~关于DC综合时钟生成的问题~ ...2	lingqi0077 2010-9-21	115616	sud6 2011-3-14 03:00
[原创] 关于fpag中存储器作用的一个小问题	tornadomeet 2011-3-13	42625	tornadomeet 2011-3-13 22:57
[求助] modelsim在电脑重开机后还能沿着原来的仿真吗？	NANHU_BRUCE 2011-3-12	72035	smezsc 2011-3-13 22:16
[求助] 求NC-verilog for windows	JD.WARLOCK 2011-3-12	32975	jackertja 2011-3-13 22:03
[求助] 图像处理速率与数据采集速率匹配问题	yongliw 2011-3-10	22431	wulzx 2011-3-13 20:25
[求助] quartus中如何进行增量编译 ...2	歪枣树 2011-2-22	119426	colorsky 2011-3-13 18:24
[求助] 请坛里的兄弟姐妹帮忙做几道题，谢谢	delar1974 2011-3-13	03709	delar1974 2011-3-13 11:26
[求助] 时间约束更严格，为什么面积更小了呢？请教高人！！！！！ ...2	wangxuede220 2011-3-8	135024	wangxuede220 2011-3-12 22:49
8255 可编程外设接口实例 ...2	skybird 2007-6-15	125080	chch1010 2011-3-12 15:38
[求助] CPU 时钟问题求高人解答	xftianyu 2011-3-10	43166	yl5495 2011-3-11 14:40
[求助] debussy使用	patriotiii 2011-3-11	12411	eaglelsb 2011-3-11 14:21
[求助] win7与Quartus的兼容性	fhx1988 2011-3-7	67051	eaglelsb 2011-3-11 10:29
[求助] 怎样跑xilinx的P&R后仿？	chanon 2011-3-7	73385	chit_wps 2011-3-11 09:04
有谁用FPGA作用I2C的master和slave么？	danguo 2004-8-10	86556	chriscing 2011-3-10 17:47
关于锁存器的问题2	fanqiongjian 2005-6-20	53650	xibeidulang 2011-3-10 14:16
[活动] Xilinx(天津)技术研讨会报名	jackzhang 2011-2-26	73090	penthouse 2011-3-10 11:48
[讨论] UART应用场合、类型，时钟域的要求。	IP99 2011-3-10	02175	IP99 2011-3-10 10:16
[求助] modelsim仿真出现了sim_gate_lock_device_behavior？	歪枣树 2011-3-9	12696	christine1225 2011-3-9 22:55
[求助] xilinx中map是什么？？	chanon 2011-3-6	56258	tonylzez 2011-3-9 22:49
[求助] XST综合后的最高工作频率有参考价值吗？	NANHU_BRUCE 2011-3-5	52407	freshforce 2011-3-9 22:08
[讨论] altera FPGA的IO口的行、列坐标的问题！	asyou 2011-3-8	33589	acgoal 2011-3-9 20:00
请教：ISE与Synplifypro问题	arens 2005-1-26	64663	freshforce 2011-3-9 19:02
[求助] 问一下综合后dc timing report中port到PAD的延时很大是怎么回事呢？	creese 2010-9-16	58885	fly123456 2011-3-9 16:54
Hspice中文上手教程 ...2	space 2009-1-11	165296	SadTree 2011-3-9 14:22
[求助] 时钟合成	caohongyan 2011-3-8	43553	过路心客 2011-3-9 11:44
[求助] SDRAM的时序问题	enderborns 2011-3-4	55177	gaopeng828 2011-3-9 11:17
[求助] modelsim-altera下载之后安装不了怎么回事？	zuozhuang 2011-3-3	23372	henrybai 2011-3-9 10:57

1 ... 671 672 673 674675676 677 678 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31054|排名: 7

快速发帖

浏览过的版块

站长推荐 /1