数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31357|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 672 673 674 675676677 678 679 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 状态机的跑马灯设计	yongmaster 2011-5-3	03223	yongmaster 2011-5-3 20:50
[求助] 请问有人做过数字PWM的simulink算法验证吗	wangxuede220 2010-10-12	52645	gerry1812 2011-5-3 18:45
[求助] 总线位数与SDRAM位数不匹配怎么办啊？？？	renninger1 2011-5-3	22729	gerry1812 2011-5-3 18:40
[求助] 等高手解惑VHDL library和verilog预编译的区别	nishuiqiqiu 2011-4-1	76179	rotings 2011-5-3 14:59
[求助] ISE综合后仿真的问题	huanguestc002 2011-4-27	43102	dlb05061131 2011-5-3 11:28
[求助] 求助关于状态机的一个问题。	wwt142857 2011-4-30	93834	wwt142857 2011-5-2 21:53
各位大侠，怎么用Verilog设计串并转换电路啊 ...2 3	ylx1982504 2007-12-20	2511326	ajuehe 2011-5-2 14:11
要学SOC，需要什么平台？	scholar 2007-3-19	64151	wen8201 2011-5-1 15:53
[讨论] 哪位朋友知道在catapult SL中调用Modelsim6.5SE失败的原因？	牧马人 2011-4-30	02490	牧马人 2011-4-30 22:04
[求助] FPGA方向选择	qiuxuezhe86 2011-4-1	54310	qiuxuezhe86 2011-4-29 15:04
[求助] 最大时钟频率是否跟Hold time有关	wumingxuer 2011-4-28	46292	jackertja 2011-4-29 08:52
[求助] ise和edk怎么相互调用？	xiangql 2011-4-28	03241	xiangql 2011-4-28 21:20
问问Direct-Form Polyphase FIR滤波器的问题	wqy1985 2009-5-21	63907	liuguojia612 2011-4-28 00:00
[求助] modelsim仿真碰到奇怪的问题，有哪位大侠给解释一下。谢谢	newworkman 2011-4-7	43257	liuguojia612 2011-4-27 23:58
有高手做过码速恢复么???	guolh 2003-8-21	63156	AnswerLJ 2011-4-27 14:20
[求助] 急寻答案 ASK解调的verilog设计	gechangkuan 2011-4-1	23117	lclkzjp 2011-4-27 11:22
[讨论] 讨论LEON3	beifengwx1100 2011-4-23	12997	poiuyth 2011-4-26 23:27
[原创] 还有这样的verilog语句	hua2002100 2011-4-25	67823	liqz 2011-4-26 22:50
[求助] 【求助】安装dc的时候为什么linux包安不了？？？	pzchu 2011-4-26	22429	pzchu 2011-4-26 16:00
[求助] VHDL 是否支持条件编译	elec_zxm 2010-2-24	36099	nishuiqiqiu 2011-4-26 10:58
[求助] 请问如何用一片EPCS配置两片cyclone的FPGA？	gavinc 2011-4-25	02560	gavinc 2011-4-25 21:15
[求助] 求助：有哪位大虾做过Dinigroup的FPGA板子开发吗？	gg8_8 2011-4-25	02198	gg8_8 2011-4-25 17:59
[讨论] 异步时钟的问题 ...2	asyou 2011-4-22	106470	asyou 2011-4-25 17:17
Xilinx pci target设计参考 ...2 3 4 5	dragonyoo 2003-9-5	4619660	weijie11 2011-4-25 17:14
[求助] VHDL的问题	sunyuanxin 2011-4-18	43329	dlb05061131 2011-4-25 13:41
[原创] 多边沿问题 ...2	yongmaster 2011-4-16	127245	dlb05061131 2011-4-25 13:27
语音编码问题求助	lijie789 2003-8-26	74030	meixiuer 2011-4-25 11:50
[求助] 关于case when	浪书生 2011-4-24	12578	jackertja 2011-4-25 11:10
紧急求助，异步FIFO！？	forrest04 2006-10-19	64383	zhang2046 2011-4-24 19:10
[讨论] 讨论一个基础问题begin-end	cihchenlin 2011-4-21	83715	jackertja 2011-4-24 11:13
[求助] ise中如何约束clk到非时钟pin	richyhuang 2011-4-23	03109	richyhuang 2011-4-23 23:56
[原创] systemverilog 如何编写时钟	huning361 2011-4-21	64646	qq847941010 2011-4-23 23:46
[求助] 安装2006.06DC 出现的问题	pzchu 2011-4-8	84979	lovelaner 2011-4-23 23:39
[求助] TESTBENCH测试文档如何写？ ...2	pofeng 2010-8-13	126975	wingedsteed2008 2011-4-23 19:23
求助：哪位朋友有用Verilog语言写的C8259的验证代码	liyuyun 2007-5-14	22905	lovelaner 2011-4-23 17:47

1 ... 672 673 674 675676677 678 679 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31357|排名: 8

快速发帖

浏览过的版块

站长推荐 /1