EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 674 675 676 677678679 680 681 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于XPower的使用	weilin0215 2010-12-1	72828	wchpku 2011-3-18 16:12
[求助] modelsim仿真出错了	smart0604 2011-3-8	53103	asyou 2011-3-18 15:54
[求助] 请教：FPGA芯片RAM分割问题	izefei 2011-3-8	52799	xuyo 2011-3-18 12:27
[求助] 有人知道tcad里的doping concentration是什么意思吗？	heavenevil 2011-2-24	33061	775488 2011-3-18 11:06
[原创] LTC2171	541397129 2011-3-17	02645	541397129 2011-3-17 19:53
[求助] 求verilog/VHDL源代码网站 ...2	shuanghx 2011-2-13	105979	lwn19860210 2011-3-17 18:59
[求助] 请教一个ncverilog在compile时定义路径变数的问题	starlit 2011-3-17	02487	starlit 2011-3-17 18:55
[求助] 关于DC网表综合中的memory	ldcyes 2011-3-17	33731	GloriaChung 2011-3-17 17:57
[讨论] 仿真Altera DDR2 IP Core	asyou 2011-3-17	03033	asyou 2011-3-17 16:47
[求助] 求高人解答编译WARNING的问题	zsy5460 2011-3-17	12864	pzchu 2011-3-17 16:16
请教采样误差的问题	werwolf 2008-6-2	22925	falloutmx 2011-3-17 14:09
[求助] quartus中如果设置管脚为虚拟管脚并烧入FPGA会出现什么情况？	歪枣树 2011-3-16	23589	fu2006 2011-3-17 12:51
[求助] 求高手解释RTL视图	enderborns 2011-3-16	35461	nklc2009 2011-3-17 10:24
[讨论] xilinx 的BUFGMUX输出为'0'？	asyou 2011-3-16	42678	asyou 2011-3-17 10:04
[求助] 请教高手，在Xilinx FPGA上，怎样用逻辑门的级联来实现信号的延迟？	uestcnn 2011-3-16	36020	shaweikang1984 2011-3-16 21:14
[求助] 1111111111111	askermm 2011-3-12	42573	dididog 2011-3-16 15:27
[求助] 学习FPGA	14268297 2011-3-16	02950	14268297 2011-3-16 10:12
[讨论] 关于MCU中总线的实现方式	wangxuede220 2011-3-15	73630	bukubuku 2011-3-16 09:40
[求助] 怎样把edn文件加入ise工程？	chanon 2011-3-16	02282	chanon 2011-3-16 02:09
[求助] 关于ASK解调的verilog HDL设计的疑问	gechangkuan 2011-3-15	12920	gechangkuan 2011-3-15 23:45
[求助] 请教一个卷积器设计的问题	wen1wu9 2011-3-13	93087	wen1wu9 2011-3-15 23:02
[求助] quartus中fast pll 和enhanced pll的区别？	歪枣树 2011-3-15	06621	歪枣树 2011-3-15 22:18
[求助] quartus中如何用assignment editor将信号定义为全局的	歪枣树 2011-3-15	03123	歪枣树 2011-3-15 22:04
[求助] 本人想学习FPGA，谁能介绍一个开发板呢？	89274616 2011-3-10	53448	xhf811 2011-3-15 17:40
[原创] 求教FPGA中IP核的复用问题（VHDL）	zhangtaozt 2011-3-14	52919	zhangtaozt 2011-3-15 16:11
[原创] FPGA中怎样编写，使用自定义函数（VHDL）	zhangtaozt 2011-3-15	24709	zhangtaozt 2011-3-15 16:02
[求助] SPI问题请教！	jszhngchaochun 2011-3-14	22918	bukubuku 2011-3-15 13:30
如何在综合器中限制扇出个数？	palladium 2003-10-13	65741	jawa527 2011-3-15 10:11
[原创] 有从事High-level Synthesis方面工作的吗？ ...2	yechangan 2010-1-20	108848	xiaobing2003 2011-3-15 09:45
[求助] 安装dsp builder 的问题	fengsining 2011-3-15	02164	fengsining 2011-3-15 09:05
[原创] quartus linux安装配置	PYGH 2010-9-16	23443	beifengwx1100 2011-3-14 20:09
[求助] FPGA板级调试，项目太大，求调试方案？？？？？	renninger1 2011-3-10	53238	mt0601 2011-3-14 19:48
[求助] synplify compile 时间过长	ldcyes 2011-3-14	22486	mt0601 2011-3-14 19:42
[求助] 有没有在debian下使用quartus10.1的大侠呀	subpicogram 2011-3-14	02113	subpicogram 2011-3-14 11:59
[求助] 怎样将一个24位宽的数据利用上升和下降沿分成12位输出？	380880847 2011-3-12	63710	yanshangzhao 2011-3-14 10:11

1 ... 674 675 676 677678679 680 681 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

浏览过的版块

站长推荐 /1