关于VHDL转结构图（求帮助）

pureelite

我刚入门FPGA设计，最近做一个小程序（数字钟），我用的是Vhdl语言写的（设计平台ISE 12.1）。
设计没有问题，问题在于老师希望能在结构图中——就是可以直观的加信号并且用画笔工具画出七段LED灯并可以直观的看计时变化。我找了很久资料还是没找到（1）ISE怎么将VHDL语言设计的程序转为结构图设计，另外（2）结构图可以很方便地进行小程序设计对吗？（3）我设计用的CPLD的开发板，板上除了接电源的两根线外还有6根程序下载线，而这六根程序下载线接了一个25针的并口线，我用的是笔记本没有并口，那么我是不是可以用USB转并口下载程序到板上呢？还是一定要用专用的下载线下载呢？

就这个问题，希望能有大牛帮助提醒我一下。我知道我的问题比较简单（1，2，3一共3个问题），但一定请帮下刚入门的我。

在此谢谢各位了！

sdwsh

纠正你一个错误，那不叫程序

acgoal

回复 1# pureelite


    （1）ISE怎么将VHDL语言设计的程序转为结构图设计，另外（2）结构图可以很方便地进行小程序设计对吗？（3）我设计用的CPLD的开发板，板上除了接电源的两根线外还有6根程序下载线，而这六根程序下载线接了一个25针的并口线，我用的是笔记本没有并口，那么我是不是可以用USB转并口下载程序到板上呢？还是一定要用专用的下载线下载呢？

1. ISE可以把代码转化成图，但是是原理图（RTL schematic），不是结构图。综合之后你可以查看RTL原理图的。
2. 这种转化的结构图应该是不能直接修改的，除非改VHDL源代码。对于一些小的设计，原理图是个方法。但是不方便。
3. 你可以用USB转并口，网上有卖的。你要联系好卖家，他们的并口和你的是否一样。对好信号线和电压就没问题。

最后，按照你老师的要求。他应该是要你用原理图设计的方法，而不是用VHDL语言写的。他应该是说你方法用错了。
如果是ISE，你可以新建工程之后，选择"project"->"new source"，然后选择"schematic“，这样直接输入原理图。或许这是你老师想要的。

pureelite

回复 2# sdwsh

谢谢提醒！的确叫程序有点问题（大部分是硬件方面了）

pureelite

回复 3# acgoal


非常感谢您的提醒！
数字钟已经完成了，我在modelsim里看到仿真，没有那么直观不过感觉VHDL编写很有逻辑和条理。
我可能先去借一块有USB下载线的FPGA，如果不行再看能不能用并口转USB了。

谢谢您！