数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31230|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 675 676 677 678679680 681 682 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助：状态机转换问题	xiaosha921 2011-3-19	42708	xiaosha921 2011-3-20 11:40
[原创] 在国内上大学读研学模电没什么前途吗？ ...2 3	半路出家 2011-3-12	2211334	cenarius 2011-3-19 22:32
[求助] 大家帮忙推荐下书籍吧。。。。。。	straylol 2011-3-19	12237	zhq415758192 2011-3-19 21:03
[求助] 有位同步提取功能的帧同步系统设计	529038792 2010-5-26	33598	追忆人 2011-3-19 16:08
[求助] xilinx xc3sd3400a pin output问题	yanmei007 2011-3-19	01898	yanmei007 2011-3-19 09:46
[求助] 求教关于spartan6中关于pcie核的应用	极寒领域 2011-3-18	26020	极寒领域 2011-3-18 23:58
[求助] 请问：这种写法可以实现*4096的功能吗	huangniuniu 2011-3-18	53247	eaglelsb 2011-3-18 16:46
如何降低Lattice CPLD 逻辑的fanin	jamyce 2008-5-5	34656	mcchan 2011-3-18 16:45
[求助] 关于signal tap 的求助	870027359 2011-3-18	24732	eaglelsb 2011-3-18 16:40
[求助] cpld能传输时钟吗，该怎么弄啊？	helei1111 2011-3-18	12208	zhinvxing 2011-3-18 16:38
[求助] 关于XPower的使用	weilin0215 2010-12-1	72898	wchpku 2011-3-18 16:12
[求助] modelsim仿真出错了	smart0604 2011-3-8	53148	asyou 2011-3-18 15:54
[求助] 请教：FPGA芯片RAM分割问题	izefei 2011-3-8	52850	xuyo 2011-3-18 12:27
[求助] 有人知道tcad里的doping concentration是什么意思吗？	heavenevil 2011-2-24	33102	775488 2011-3-18 11:06
[原创] LTC2171	541397129 2011-3-17	02665	541397129 2011-3-17 19:53
[求助] 求verilog/VHDL源代码网站 ...2	shuanghx 2011-2-13	106096	lwn19860210 2011-3-17 18:59
[求助] 请教一个ncverilog在compile时定义路径变数的问题	starlit 2011-3-17	02525	starlit 2011-3-17 18:55
[求助] 关于DC网表综合中的memory	ldcyes 2011-3-17	33788	GloriaChung 2011-3-17 17:57
[讨论] 仿真Altera DDR2 IP Core	asyou 2011-3-17	03055	asyou 2011-3-17 16:47
[求助] 求高人解答编译WARNING的问题	zsy5460 2011-3-17	12916	pzchu 2011-3-17 16:16
请教采样误差的问题	werwolf 2008-6-2	22992	falloutmx 2011-3-17 14:09
[求助] quartus中如果设置管脚为虚拟管脚并烧入FPGA会出现什么情况？	歪枣树 2011-3-16	23650	fu2006 2011-3-17 12:51
[求助] 求高手解释RTL视图	enderborns 2011-3-16	35517	nklc2009 2011-3-17 10:24
[讨论] xilinx 的BUFGMUX输出为'0'？	asyou 2011-3-16	42728	asyou 2011-3-17 10:04
[求助] 请教高手，在Xilinx FPGA上，怎样用逻辑门的级联来实现信号的延迟？	uestcnn 2011-3-16	36085	shaweikang1984 2011-3-16 21:14
[求助] 1111111111111	askermm 2011-3-12	42676	dididog 2011-3-16 15:27
[求助] 学习FPGA	14268297 2011-3-16	02964	14268297 2011-3-16 10:12
[讨论] 关于MCU中总线的实现方式	wangxuede220 2011-3-15	73695	bukubuku 2011-3-16 09:40
[求助] 怎样把edn文件加入ise工程？	chanon 2011-3-16	02297	chanon 2011-3-16 02:09
[求助] 关于ASK解调的verilog HDL设计的疑问	gechangkuan 2011-3-15	12968	gechangkuan 2011-3-15 23:45
[求助] 请教一个卷积器设计的问题	wen1wu9 2011-3-13	93129	wen1wu9 2011-3-15 23:02
[求助] quartus中fast pll 和enhanced pll的区别？	歪枣树 2011-3-15	06659	歪枣树 2011-3-15 22:18
[求助] quartus中如何用assignment editor将信号定义为全局的	歪枣树 2011-3-15	03147	歪枣树 2011-3-15 22:04
[求助] 本人想学习FPGA，谁能介绍一个开发板呢？	89274616 2011-3-10	53482	xhf811 2011-3-15 17:40
[原创] 求教FPGA中IP核的复用问题（VHDL）	zhangtaozt 2011-3-14	52949	zhangtaozt 2011-3-15 16:11

1 ... 675 676 677 678679680 681 682 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31230|排名: 11

快速发帖

浏览过的版块

站长推荐 /1