在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3392|回复: 9

[求助] 有人知道不?边沿触发的芯片机制?

[复制链接]
发表于 2011-3-25 00:02:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有人知道不?边沿触发的芯片机制?为什么对上升沿有要求?[52RD
发表于 2011-3-25 09:29:56 | 显示全部楼层
可以学习一下数电里的触发器概念。
发表于 2011-3-25 09:56:21 | 显示全部楼层
现代逻辑设计这本书里面讲得很清楚
 楼主| 发表于 2011-3-27 17:43:00 | 显示全部楼层
可以详细讲一下不?我不是做IC设计的,而是做应用的
发表于 2011-3-27 19:37:50 | 显示全部楼层
边沿触发,一般就是dflot,就是由一个正的,一个负的latch组成的
发表于 2011-3-27 20:20:34 | 显示全部楼层
时钟上升沿或下降沿降数据锁存在触发器中
 楼主| 发表于 2011-4-7 22:47:54 | 显示全部楼层
什么触发器那些我都知道,我就是想知道上升沿为什么有时间要求?机制是什么?
 楼主| 发表于 2011-4-7 22:57:24 | 显示全部楼层
讲详细点哈
发表于 2011-4-7 23:21:34 | 显示全部楼层
上升沿有时间要求?什么意思?应该是数据和上升沿之间要有关系,最起码满足setup和hold要求
 楼主| 发表于 2011-4-8 22:13:24 | 显示全部楼层
应该是setup 和hold
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:30 , Processed in 0.027755 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表