在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
请教DDR突发长度问题 jamyce 2004-7-14 34799 zhanghi 2011-3-3 07:20
[求助] dc综合用的时钟是设计模块的时钟吗 hidedtear 2010-7-3 93416 shehuang1987 2011-3-2 21:33
[求助] userlogic中例化模块 chupenghui 2010-4-26 12734 雁南飞.fpga 2011-3-2 15:38
[求助] 请教关于xilinx的dcm的问题 123zxc123 2011-2-22 53343 jsjdezqh 2011-3-2 12:45
[求助] 求教PT中get_timing_paths的问题 hxfwdzx 2011-2-26 44351 hunansunjianjun 2011-3-2 11:13
[讨论] AMBA AXI及WISHBONE的一些问题 索手锋芒 2010-12-13 54897 xlteam17 2011-3-2 09:31
哪里可以下载NC-verilog或者verilog-XL  ...23456 yuanchuang 2007-4-21 5834774 jaiman 2011-3-1 21:21
[求助] 关于硬件编程 yuanwolf2008 2011-2-16 44384 zhangtaozt 2011-3-1 21:06
[原创] 自己独立设计一个Usb 内核可能吗  ...2 hongyijia13 2010-12-21 135060 airtd 2011-3-1 19:53
[求助] dc中有dc_shell_status这个变量吗? hxfwdzx 2010-11-8 12710 盗墓者 2011-3-1 14:13
[求助] 求助dc中变量,list,还有字符串还有collection怎么区分啊 hxfwdzx 2010-11-14 25009 盗墓者 2011-3-1 13:57
[求助] 请教大家对FPGA的使用资源如何做评估 mosou 2011-2-26 23335 eaglelsb 2011-3-1 09:55
[求助] 在综合的时候set_driving_cell 一般要考虑些什么呢? willwillwill 2010-1-26 46100 123__456 2011-3-1 00:11
[讨论] 各位大侠来讨论一个verilog的问题  ...23 shxr 2011-1-19 278332 123__456 2011-2-28 23:43
[求助] verilog编写的两个奇怪现象  ...2 tornadomeet 2011-2-25 137720 123__456 2011-2-28 23:36
[讨论] FPGA的RTL综合经验 讨论 attach_img zsan566 2011-2-27 65435 acgoal 2011-2-28 22:26
cycloneii.sldb與dw_foundation.sldb打架。 jerryyau 2008-6-6 13398 wlb236485710 2011-2-28 12:02
[求助] 怎样仿真edf文件 chanon 2011-2-28 04013 chanon 2011-2-28 10:44
[原创] 想学做无线通信接收机,大家推荐一块xilinx的开发板,多谢了 mihayilov 2011-2-18 13627 newmsgnet 2011-2-27 22:48
[原创] IC职业发展规划:做到40后干什么?  ...2 无言之约 2011-2-24 117602 jasonL 2011-2-27 18:14
Help! VCS and NC-SIM evn 2008-6-3 53832 jasonL 2011-2-27 12:05
[求助] 关于微处理器设计的问题  ...23 wangxuede220 2011-2-23 206834 wangxuede220 2011-2-27 11:41
[解决] Cosmos scopeWIN7安装经验 dd1896 2010-2-8 13523 peterlook1 2011-2-27 04:22
[求助] hold time检查 foreveryanyee 2010-3-28 75426 eecc 2011-2-27 01:20
[活动] Xilinx(天津)技术研讨会 jackzhang 2011-2-26 02351 jackzhang 2011-2-26 22:19
[求助] 如何降低FPGA芯片的功耗?  ...2 shemeets 2011-2-15 116050 yigenjin 2011-2-26 22:09
[求助] 电路延时 attach_img  ...2 greenhope 2011-2-16 105948 yigenjin 2011-2-26 22:03
[求助] 请教,FPGA输入时钟占空比影响整个时序的解决方法 10099134 2011-1-30 85390 yigenjin 2011-2-26 21:40
[转贴] 夏宇闻老师谈FPGA学习整理(整理自北京至芯FPGA培训中心开学典礼)  ...2 unbj8 2010-11-14 135854 wangjunweiair 2011-2-26 20:54
SOC encounter Power pad problem red_0220 2009-11-30 88096 zhouhh1023 2011-2-26 15:49
[求助] 问些简单的问题 attach_img xiao橙 2011-2-25 33149 MOSFET 2011-2-26 14:51
[求助] 如何在EDK中调用在ISE中生成的IP核? VideoIC 2011-2-25 23944 VideoIC 2011-2-26 10:35
[求助] 求助,关于asic综合后的问题  ...23 bigassli 2010-10-28 217081 mk3 2011-2-25 23:41
[求助] 一些很简单的问题求助 attachment xiao橙 2011-2-24 52428 zhq415758192 2011-2-25 22:02
[求助] 动态电路功耗不好,原因分析求助帖 attach_img yongjiefan 2011-2-24 53380 qchunh 2011-2-25 21:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 08:42 , Processed in 0.066321 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块