在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3819|回复: 6

[求助] 求在FPGA上使用IO口的verilog代码

[复制链接]
发表于 2011-4-18 17:56:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
就是写一个verilog代码,要求能使用到Vertex4里面的IO口,望各位大虾能指点一二。。
发表于 2011-4-18 18:28:17 | 显示全部楼层
这个...没用过。
发表于 2011-4-18 19:29:08 | 显示全部楼层
看看v4的datasheet,直接例化IOB就可以了。
 楼主| 发表于 2011-4-18 21:21:15 | 显示全部楼层
回复 3# acgoal


       这位大虾能否具体给一个例化的代码?不胜感激。。
发表于 2011-4-18 21:26:22 | 显示全部楼层
直接描述,有什么难的了?
发表于 2011-4-18 21:26:50 | 显示全部楼层
是指使用iob上寄存器吗?map选项里可以指定的
发表于 2011-4-19 15:58:16 | 显示全部楼层
直接在ISE上应该有类似于quartus的pin_assignment图形化功能吧。实在不行的话,可以去参照Vertex4的ug上的IO定义来写就行了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 02:47 , Processed in 0.025610 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表