DC里面inputdelay一般设置多少？

ldcyes · 发表于 2011-3-26 21:13:22

您需要登录才可以下载或查看，没有账号？注册

x

如果是内部模块，是时钟周期的百分之多少？如果是芯片的输入输出管脚，一般是时钟周期的百分之多少 0.13um工艺

black_leo · 发表于 2011-3-26 21:39:15

这个是根据的Design Specification中相关模块的时序估计来决定的吧

心海的一滴泪 · 发表于 2011-3-26 21:49:57

input_delay主要看你的器件的setup时间需求,一般时钟周期减去input_delay就是setup时间

jiazhuliang · 发表于 2011-3-26 22:19:33

一般占一个周期的40%，主要看与外部芯片的时序

cjpsky · 发表于 2011-3-27 20:49:30

在不确定外部delay的情况下，我比较习惯用时钟周期30%

ldcyes · 发表于 2011-3-27 22:49:09

回复 6# cjpsky
30%做不到吧如果是板级的话

fengqing1012 · 发表于 2011-4-6 19:08:53

设的大会对你内部的电路约束严格，
不确定外部的delay的时候还是设大些吧

lssxye · 发表于 2011-4-6 20:11:15

这个，要看你具体电路吧，如果timing松的，就设大一点罗。

落日星辉 · 发表于 2011-4-6 21:14:51

这个东西靠估算的意义不大，应当根据实际的情况来设定，否则的话很难做的好的，当然约束严一点是不错啦，但是怎么知道这样就是严呢。所以还是要获得准确的边界条件。

[求助] DC里面inputdelay一般设置多少？