在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 6164|回复: 4

[求助] 最大时钟频率是否跟Hold time有关

[复制链接]
发表于 2011-4-28 21:09:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
如题
说明理由,谢谢
 楼主| 发表于 2011-4-28 21:27:18 | 显示全部楼层
我是想问 最大时钟频率是否跟Hold time是否有关
回复 支持 反对

使用道具 举报

发表于 2011-4-28 21:40:12 | 显示全部楼层
没有关系。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-4-28 22:24:41 | 显示全部楼层
还有别的回答吗?  解释解释啊

看到这个题目我很莫名,是个笔试题,
回复 支持 反对

使用道具 举报

发表于 2011-4-29 08:52:55 | 显示全部楼层
在FPGA内基本无关,因为走线固定的原因,holdtime应该都是负的,除非跨时钟域。
在ASIC的时候,应该是有关的,Fmax = 1/(hold+setup-skew)。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 03:32 , Processed in 0.016276 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表