大家开发FPGA用Verilog还是VHDL？

adito · 发表于 2011-2-23 14:36:21

以Verilog做开发

歪枣树 · 发表于 2011-2-23 16:22:11

国内的话，Verilog比较多，因为简单，风格随意。但是对于一些电路设计方向，比较青睐VHDL，因为语法要求严格，综合器总和出的电路也比较规范。。

caibiebie · 发表于 2011-3-4 14:12:28

一开始就选择了verilog，就一直用verilog了

yinjunabiao · 发表于 2011-3-4 16:27:02

Verilog

dtww · 发表于 2011-3-5 00:23:38

该加油了。。。

yshlin2000 · 发表于 2011-3-5 12:07:36

看个人喜好吧，我比较喜欢用verilog，容易上手。

晒太阳 · 发表于 2011-3-5 13:39:11

verilog好学,用的多

晒太阳 · 发表于 2011-3-5 13:43:20

大多数公司都用verilog吧

kingmax2009 · 发表于 2011-3-5 20:18:55

VHDL上手要半年以上呢

仙猫 · 发表于 2011-3-5 22:54:26

一把红螺丝刀，一把绿螺丝刀，拧螺丝有啥两样吗？

[讨论] 大家开发FPGA用Verilog还是VHDL？