在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7195|回复: 1

关于FPGA的引脚DEV_OE问题

[复制链接]
发表于 2008-11-10 21:47:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在芯片说明书上,DEV_OE如果保持默认配置,那么就可以将其当作一个普通的user I/O来处理,我在使用时发现此引脚上的电压值恒为低电平,网上有人介绍说此引脚是open drain配置的,但是芯片说明书上并没有这种说法,不知道各位是怎样理解的呢?各位有什么资料可以分享一下,hziqi2003@gmail.com,呵呵,谢了。
发表于 2011-5-5 17:07:19 | 显示全部楼层
我也很想知道
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 12:28 , Processed in 0.015827 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表