关于Design Compiler的白痴问题

86497689 · 发表于 2010-11-11 14:33:17

您需要登录才可以下载或查看，没有账号？注册

x

#analyze -format verilog $rte1_base/sram.v

请问：$表示的是什么路径？

追天鹅的青蛙 · 发表于 2010-11-11 16:18:09

那个路径应该是自己设置的，你看下脚本前面的变量设置，set rte1_base

86497689 · 发表于 2010-11-11 18:57:17

回复 2# 追天鹅的青蛙

非常感谢。

hxfwdzx · 发表于 2010-11-14 10:37:43

用echo printvar也可以看

fly_haopp · 发表于 2010-11-15 10:27:21

echo $rte1_base

lizhaohong520@ · 发表于 2011-5-3 17:00:21

用echo printvar也可以看

lizhaohong520@ · 发表于 2011-5-3 17:03:18

用echo printvar也可以看

zrzf23 · 发表于 2011-5-3 23:04:25

studying !!

sud6 · 发表于 2011-5-8 12:02:21

谢谢分享

[求助] 关于Design Compiler的白痴问题