VHDL.Verilog实现有符号数乘法

aliaoshaer · 发表于 2007-10-17 11:57:14

作实现的话最好用ＩＰＣＯＲＥ
特别是位宽比较大的时候

zwyshxyz · 发表于 2007-10-17 13:20:11

有点晕，学习中！

zcxdyj · 发表于 2007-10-18 19:43:49

行 ! 但是综合后的器件比较多(是一种并行的结构,没有锁存器),特别是在位数比较高的时候.
乘法中最剩资源的结构是移位加乘法结构.,但执行的时间较长.
还有一种就是加法数结构,这种的时间和资源介于上面两者之间

ljjvip · 发表于 2007-11-1 09:40:24

曾经的大学毕业设计课题，记忆尤新阿，呵呵

sdwsh · 发表于 2007-11-1 12:21:31

新的bill gates产生了

frinos · 发表于 2007-11-1 16:25:22

感谢楼主，我正要设计乘法，多谢了

hero_word · 发表于 2007-12-23 19:30:22

FDDDD

dinsh · 发表于 2007-12-23 20:33:39

提示: 作者被禁止或删除内容自动屏蔽

xdbb · 发表于 2007-12-24 13:48:14

好象不能综合呀

sunshinesun · 发表于 2008-3-14 23:57:54

如果以后仿真工具发展到设计都可以这样做就好了！

dinsh dinsh 当前离线积分 8424 头像被屏蔽	发表于 2007-12-23 20:33:39 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
dinsh dinsh 当前离线积分 8424 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

建议