在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: kanke100

[求助] FPGA控制VGA显示

[复制链接]
发表于 2010-6-1 23:23:31 | 显示全部楼层
通过FPGA来学习IC 设计是一条好的入门途径。EDA软件如果你能深入学习他的手册,那么IC设计的理论和实践都有了。
IC 设计入门的途径可以这样,
前端流程:
采用VerilogHDL做设计输入,工具软件无所谓,直接Ueditor就可以。
RTL仿真,Windows就Modelsim吧,Linux用一下VCS也行。
综合,FPGA综合就Synplify;ASIC 综合DC。入门学习把FPGA 综合搞懂就行,跟ASIC综合一个道理。
网表仿真,这一步不能省(做FPGA的人往往不做这一步)。既然学IC设计,这一步要走到。FPGA 网表仿真碰到的问题跟ASIC post simulation碰到的问题大同小异。
再往下可以看成后端流程,FPGA跟ASIC走的路就不同了。FPGA 的P&R对ASIC Layout 学习就没有多少借鉴意义。不过在一般的IC Design House,前端和后端的工作是分开的。做IC设计的新人一般情况下首先安排给你的工作就是前端设计。
所以你把前端流程走通,搞IC设计完全入门没有问题。想精通的话,需要在IC设计公司呆3-4年,走几个项目流片。
发表于 2010-6-2 16:59:56 | 显示全部楼层
您在网上找一找OSD的硬件实现,比较简单的!
发表于 2010-6-16 21:28:07 | 显示全部楼层


一般这样的设计都是需要软硬件协同工作实现的,硬件就是我上边说的用SRAM实现的VGA显示帧BUFFER以及相关寄存器,软件要做的就是对相关寄存器进行修改来实现显示内容的变化。
liujinxiu 发表于 2010-3-10 23:20


哥们,意思是说显示的帧内容存在sram中,然后通过修改sram中内容来实现显示内容的改变吗?那sram中的数据与显示的具体东西如汉字是如何对应实现的呢?我现在手里只能产生VGA时序,实现彩条显示,下步该怎么弄一直搞不清楚 (CPLD+Sram),望各位兄弟指点!谢谢
发表于 2010-8-6 21:33:41 | 显示全部楼层
顶一下
发表于 2010-8-6 21:35:32 | 显示全部楼层
顶一下
发表于 2010-8-7 21:11:26 | 显示全部楼层
需要分别设计  一块数据区 一块时序控制逻辑,
控制逻辑除了产生 HS  VS等信号以外,还要能去数据区取数据,来不断的刷新 显示器
发表于 2011-5-7 08:19:40 | 显示全部楼层
参考你自己的开发板的user guide,会有讲的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:53 , Processed in 0.018795 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表